Hallo liebes Forum! Tielentladungsmesssysteme sind eine ziemlich kleine Nische von Datenerfassungssystemen. Grob gesagt geht es darum ein Bandpassgefiltertes Signal zu Sampeln um dann anschließend auf die Ladung des Signales zu schließen. Etwas ausführlicher ist es bei Wikipedia beschrieben: http://de.wikipedia.org/wiki/Teilentladung Nach der Bandpassfilterung geht einem eine wichtige und interessante Funktion verloren: Die eigentliche Signalform im Zeitbereich Ich habe (und eigentlich bereue ich es schon jetzt) es mir zur Aufgabe gemacht innerhalb einer Woche ein Referat zu einem Konzept zu erarbeiten, wie man mit einem solchen System "zusätzlich" die Zeitinformation erhalten kann. Es ist sicher eine gute Übung vor den anderen Studenten mal etwas zerrissen zu werden und etwas vorzustellen, von dem man eventuell gar nicht so tiefgreifend Detailwissen besitzt. Nun gibt es eine Besonderheit bei diesen Messsystemen was es sicher von DSO's und Spektrumanalysern abgrenzt: Die Daten sollten möglichst Potentialfrei weitergereicht werden. Als Kommunikation kommt also nur Glasfaser infrage, zudem sollte eine Vorverarbeitung der Daten dementsprechend über Akkubetrieben machbar sein. So wie es aussieht, scheinen DSP's nicht direkt mit schnellen ADC's "verkabelbar" zu sein, so landet man automatisch bei einem FPGA als in der ersten Stufe?! Als AD Konverter sieht der ADS54J60 von TI schon mal recht lecker aus (1GSPS 16bit) und dort würde ich mein Konzept gerne beginnen. Leider kann ich im Moment überhaupt nicht abschätzen, wie viel FPGA Power man überhaupt benötigt um z.B. die Daten parallel auf mehreren DDR Speichern zu verteilen und grobe "DSP" Tätigkeiten zu übernehmen. Auf jeden Fall muss das FPGA die Bandpassfilterung durchführen und die Daten an ein DSP (oder den DSP Teil) weiterreichen. Je nach Bearbeitungsdauer müsste der Zwischenspeicher für die "ursprünglichen" Daten ausfallen. Im DSP wird dann ermittelt, ob die Daten im Speicher übertragen/verworfen werden sollten oder nicht. Als PC Interface sieht Fibrechannel nicht schlecht aus: 8Gbit sollte ja fast schon für die Rohdaten ausreichen. Für jegliche Denkanstöße und in den Forenraum geschmissene Datenblätter bin ich euch Dankbar! Da das Thema eine klare Deadline hat, verspreche ich in etwas mehr als einer Woche meine Folien hier hochzuladen
Stefan schrieb: > Ich habe (und eigentlich bereue ich es schon jetzt) es mir zur Aufgabe > gemacht innerhalb einer Woche ein Referat zu einem Konzept zu > erarbeiten, wie man mit einem solchen System "zusätzlich" die > Zeitinformation erhalten kann. Es ist sicher eine gute Übung vor den > anderen Studenten mal etwas zerrissen zu werden und etwas vorzustellen, > von dem man eventuell gar nicht so tiefgreifend Detailwissen besitzt. ... na, hier lesen auch intelligente Leute. Ein "Referat" ist nicht Deine Aufgabe. :)
Philo schrieb: > ... na, hier lesen auch intelligente Leute. Ein "Referat" ist nicht > Deine Aufgabe. :) ??? Eigentlich ist die Wahrscheinlichkeit hier "zerrissen" zu werden auch etwas größer, aber da habe ich nichts gegen Einzuwenden schließlich lernt man nur so dazu. Ich habe mittlerweile herausgefunden das JESD204B ja ein relativ neuer Standard ist um AD-Wandler mit FPGA's oder DSP's zu verbinden. Ein Kintex-7 FPGA schreibt angeblich 1866MB/s in einen DDR3 Speicher (gemeint sind doch hier Megabyte nicht BIT oder?). Ich habe noch nicht herausfinden können, ob diese Bandbreite auf mehreren Speicherkanälen wie im Rechner zur Verfügung steht. Mit 4 DDR3 Speicherchips sollten ja schon mal 8Gbyte abgedeckt werden können. Immerhin 4s Puffer, eine halbe Ewigkeit.
Geht es Dir jetzt mehr um das umsetzungstechnische oder die Realisation? Zu der Frage des Erhaltens der Zeitinformation: Mit einem komplexen Bandpass kannst Du die Phase mit im System behalten - Stichwort IQ. Zu der Frage der IOs: Die Datenrate ist in sequenziellen Bits je logischer Verbindung zu sehen - hier konkret für 2 Leitungen, weil es ein differenzieller Standard ist.
Ich habe den Wikiartikel mal überflogen, besonders ist mir die Zusammenschau von zwei Messungen aufgefallen. Auf einem Oszilloskop wird ein Impulsverlauf dargestellt, also Niederfrequentes, dazu zeitgleich das Impulsspektrum auf Lang/Mittel/Kurzwelle. Für die Ankopplung der Messgeräte gibt es anscheinend mehrere Möglichkeiten. Es geht soweit ich sehe nur um Frequenzen bis zu einigen MHz. Von welchen Frequenzen reden wir hier?
Stefan schrieb: > Nun gibt es eine Besonderheit bei diesen Messsystemen was es sicher von > DSO's und Spektrumanalysern abgrenzt: > Die Daten sollten möglichst Potentialfrei weitergereicht werden. Als > Kommunikation kommt also nur Glasfaser infrage, zudem sollte eine > Vorverarbeitung der Daten dementsprechend über Akkubetrieben machbar > sein. Nur damit du nicht vorläufig alles verwirfst. Es gibt auch optische Tastköpfe, womit du wieder dein Glasfaser am DSO hättest.
Zu Jürgen: Es geht mir darum ein Konzept zu erarbeiten, dass natürlich realistisch von der Umsetzung her wäre und natürlich nicht von Anfang an ein "Vermögen" verschlingt. IQ ist ein Stichwort nachdem ich mal etwas suchen werde. Hochspannungstechniker sind ja meistens nicht gerade Radarentwickler (mal übertrieben gesprochen ;-) Zu Christoph: Ich habe noch nicht so häufig TE-Messungen gemacht. Normalerweise werden nur Ladungen "aufintergriert" und damit sieht man den ursprünglichen Impuls nicht mehr. Je nach Messaufbau misst man Teilentaldungen an verschiedenen stellen und stellt diese Graphisch dann auch in ein 3D System da. Diese Form ähnelt ein wenig einer Kreuzpeilung, nur dass die Achsen nicht immer etwas mit der geometrischen Position der Entladung zu tun haben. Bei Wechselspannung lassen sich Teilentladungen natürlich sehr gut mit der Phase korrelieren, das ist ein riesiger Vorteil. Bei Gleichspannung hingegen (und HGÜ ist ja gerade das Thema) fehlt diese Korrelation. Es besteht die Hoffnung, dass man die Teilentladungen anhand ihrer Form überhaupt erstmal kategorisieren. Momentan schaut man sich solche Verläufe per Hand an, das bedeutet dass bei relativ langen Versuchen jemand noch länger sich durch die Daten "durchklickt". Vielleicht ist das jetzt schon etwas zu weit ausgeholt und ich komme kurz auf die Bandbreite zurück: So ein kurzzeitiger Entladungsvorgang kann unter Umständen eine recht hohe Bandbreite haben, je nach dem, wie stark dieser durch die Kabelstrecken bereits gedämpft wird. Mit einem DAC der 1GSPS hat, habe ich vielleicht gleich etwas höher gegriffen würde aber trotzdem gerne das Ziel anstreben diese Datenmenge irgendwie zu "erfassen". Zudem benötigt man für solche Messungen auch eine hohe Empfindlichkeit, ein 2 oder 4-fach Oversampling wäre sicher nicht verkehrt und ist in einem FPGA vermutlich schnell erledigt. Zu Klakx: Könntest du mir dazu vielleicht ein kommerzielles Beispiel nennen? Ein DSO hat zwar die Funktion viele Daten aufzunehmen, die individuelle Datenverarbeitung ist aber nicht so schnell (Habe hier ein Agilent, dass sogar Mathlab Funktionen frisst, berechnet wird das aber alles mit der CPU). Schon mal danke für das Interesse euch dreien!
für optische Probes gibt es z.B. •P6701B 1 GHz optisch elektrischer Konverter mit FC PC connector •P6703B 1,2 GHz optisch elektrischer Konverter mit FC PC connector •P6711 250 MHz optisch / elektrischer Konverter •P6713 300 MHz optisch / elektrischer Konverter von Lecroy gibt es SDAs und Labmaster mit ordentlich vielen CPUs. Wenn man genug Speichertiefe wählt kann man auch erstmal so rechnen. Deine Rechenanforderung kann ich jetzt nicht so genau abschätzen, z.B. Latenz Messung-Ausgabe - Wie lange kann der Nutzer auf das Ergebnis warten? Messabdeckung in % -> Treten diese Effekte sehr selten auf oder reicht es schon 20% der Zeit zu verarbeiten bzw. viel Speichertiefer -> Rechnen -> erst dann wieder Messen). Für ein Proof-of-Concept sehe ich ein DSO als einfache Lösung.
Ich werde später nochmal mit jemandem aus dem Fachgebiet reden und bin dann sicher etwas Schlauer Bezüglich der Häufigkeit von Entladungen und der Berechnungszeit/Aufwand. Wenn ich das richtig verstehe, sind die optischen Proben zunächst einmal Wandler? Dann müsste man also einen Tastkopf entwickeln, der "vor Ort" das elektrische Signal in ein Optisches umwandelt. Wie linear sind denn solche Systeme? Ist es möglich damit einen AD Wandler mit 14 bit so anzusteuern ohne dass viele Verzerrungen entstehen?
Stefan schrieb: > Wenn ich das richtig verstehe, sind die optischen Proben zunächst einmal > Wandler? Richtig, die Probes sind kalibrierte bzw. Parameter-stabile Wandler mit einem gängigen Anschlusstyp. > Dann müsste man also einen Tastkopf entwickeln, der "vor Ort" das > elektrische Signal in ein Optisches umwandelt. > Wie linear sind denn solche Systeme? Ist es möglich damit einen AD > Wandler mit 14 bit so anzusteuern ohne dass viele Verzerrungen > entstehen? Je langsamer desto einfacher. Welche Bandbreite brauchst du, ist die Frage?
Nach einem Gespräch bin ich etwas schlauer geworden. Aktuelle Systeme haben 20MHz Bandbreite, was nicht immer ausreicht um eine richtige Impulsform zu erkennen (wie vielleicht erwähnt, entscheidend für Tests sind zunächst nur die Ladungen, die Impulsform ist eher Wissenschaftlich relevant). Die 500MHz wären aus meiner Sicht (bei vielleicht 1. Ereignis in 1s ein realistisch gestecktes Ziel. Sollten mal 1000 Entladungen pro Sekunde stattfinden, dann ist der Impuls häufig genug, sodass auch die ein oder andere "Originalform" verworfen werden darf. Die Frage mit dem DDR3 Speicher hat sich mittlerweile geklärt: Ein Speicherkanal hat eine Bandbreite von bis zu 1,8Gbit/s (bleiben wir realistisch und sagen es sind 1Gbit/s). Allerdings lassen sich mehrere Speicher parallel anbinden, sodass mit 4 Speicherchips die im Ringspeicher weggeschrieben und gleichzeitig auch gelesen werden können (1Gsps 16bit). Eine Messdatenerfassung könnte z.B. so aussehen: Impuls -> Pufferspeicher 1s -> Bandpassfilter (bis zu 3 Filter mit maximal 500kHz Bandbreite) -> DSP trifft Entscheidung ob der (gefilterte) Impuls interessant ist -> Daten werden per Ethernet zur finalen Weiterverarbeitung an einen PC gesendet Soweit ich herausgefunden habe, sind Wandler von Kupfer auf Lichtwellenleiter bei geringer Bandbreite von 1Gbit/s wirklich bezahlbar. Gibt es irgendwo eine Einfache Möglichkeit grobe Schätzungen über den Bedarf an FPGA Platz zu erlangen? Eigentlich kann ich mir nicht vorstellen, dass man für diese Anwendung gleich einen 4k€ FPGA benötigt.
1s ist schon viel Speicher bei 500 MHz. Mindestens doppelt so schnell abtasten macht 1GSample. Auflösung 8 bit macht mindestens 8 GBit pro Sekunde. Wenn es einnmal pro Sekunde Auftritt, warum nicht länger messen Bis es mal im Oszilloskop Speicher Auftritt? Bzw muss es in dein fpga mit RAM reingeschrieben und für die Bearbeitung ausgelesen werden. Ohne schlaue Architektur brauchst du dann noch mal Bandbreite mal 2 oder Doppelbuffer
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.