4 Buttons entprellen

[Christian F (Gast)]

Hallo zusammen,

ich arbeite mich noch einmal neu, kleinschrittig in programmierbare 
Logik ein. Und schon habe ich etwas gefunden was ich nicht hinbekomme. 
Vielleicht könnt ihr mir helfen?

Ich möchte für die 4 pushbuttons des Nexys2 für spätere Projekte eine 
Komponente machen.

entity nexys2_btn is
   Generic(g_fclk : integer := 50000000;
        g_buttons : integer := 4);
    Port ( isl_clk : in  STD_LOGIC;
           islv_btn : in  STD_LOGIC_VECTOR (g_buttons-1 downto 0);
           osl_btn : out  STD_LOGIC_VECTOR (g_buttons-1 downto 0));
end nexys2_btn;

architecture Behavioral of nexys2_btn is
  signal slv_btn1 : std_logic_vector(g_buttons-1 downto 0) := (others=>'0');
  signal slv_btn2 : std_logic_vector(g_buttons-1 downto 0) := (others=>'0');
  signal slv_btn3 : std_logic_vector(g_buttons-1 downto 0) := (others=>'0');
  signal i_clkdiv : integer range 0 to g_fclk/20-1 := 0;
begin

shift_in : process begin
  wait until rising_edge(isl_clk);
  if( i_clkdiv < g_fclk/20-1) then
    i_clkdiv <= i_clkdiv + 1;
  else
    i_clkdiv <= 0;
    slv_btn3 <= slv_btn2;
    slv_btn2 <= slv_btn1;
    slv_btn1 <= islv_btn;
  end if;
end process shift_in;

osl_btn <= slv_btn1 and slv_btn2 and not slv_btn3; --funktioniert das für den ganzen Vektor? Und wie nur einen schnellen clock lang?


end Behavioral;

Ich habe die Hardware erst mal in den Schrank gelegt und versuche mich 
nur mit ise. In folgender Testbench wird aber gar nichts in die 3 
Vektoren slv_btn1...slv_btn3 geschrieben. Ich habe die weiße Fahne in 
der Hand und änge fest.
Testbench bekommt folgende Muster. Der Rest ist der Auto-Code von Ise, 
also eigentlich nur component und Takterzeugung.

   -- Stimulus process
   stim_proc: process
   begin    
      -- hold reset state for 100 ns.
      wait for 100 ns;  

islv_btn <= "1000";
wait for 1 ms;
islv_btn <= "0001";
wait for 1 ms;
islv_btn <= "0010";
wait for 1 ms;
islv_btn <= "0001";
wait for 1 ms;
islv_btn <= "0011";
wait for 1 ms;
islv_btn <= "1111";
wait for 1 ms;
islv_btn <= "1101";
wait for 1 ms;
islv_btn <= "1111";
wait for 1 ms;
islv_btn <= "1111";
wait for 1 ms;
islv_btn <= "1111";
wait for 1 ms;

      wait;
   end process;

Was mache ich nicht richtig? Und als zweite Frage: wie könnte ich es 
erreichen, dass beim erreichen der Entprellbedingung "110" also der 
Flanke nur einen schnellen Takt lang das bit im osl_btn gesetzt wäre?

Vielen Dank!

[Christian F (Gast)]

Jetzt wo ich gepostet habe, habe ich den Fehler bemerkt. Ich entprelle 
mit 1/20 s, da kann ja im 1 ms Bereich auch nichts zu sehen sein. :-)

Aber die zweite Frage steht dennoch im Raum: wenn ich einen schnellen 
clock lang nur den Ausgang am entprellten bit gesetzt haben möchte, wie 
könnte ich das am besten einbauen? Die Flanken wwerden ja so einen 
geteilten Takt lang detektiert.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Probiers mal so:

shift_in : process begin
  wait until rising_edge(isl_clk);
  if( i_clkdiv < g_fclk/20-1) then
    i_clkdiv <= i_clkdiv + 1;
    osl_btn <= (others=>'0');
  else
    i_clkdiv <= 0;
    slv_btn3 <= slv_btn2;
    slv_btn2 <= slv_btn1;
    slv_btn1 <= islv_btn;
    osl_btn <= slv_btn1 and slv_btn2 and not slv_btn3;
  end if;
end process shift_in;

Da kommt der Taster zwar ein wenig später, aber das wird schon keiner 
merken... ;-)

[Christian F (Gast)]

danke dir! Ich glaube es ist eine gute Idee für mich erst mal noch 
kleine Brötchen zu backen und zu gucken ob das für den Gesamtüberblick 
hilfreich ist...