http://www.gowinsemi.com. cn /en/newsshow.aspx?n_id=319 (Leerzeichen um cn entfernen) "Let me guess, you've never heard of Gowin Semiconductor? You have a lot of company. Gowin, based in Guangdong, China, has been operating quietly for only the past 20 months. Now, they are announcing their - wait, what? SECOND FPGA family? Wow, that's fast. Most FPGA startups take years to announce their first attempts." "This week, Gowin is announcing their new GW1N family - a two-device lineup, with 1K and 9K LUTs - of non-volatile FPGAs fabricated with TSMC's 55nm embedded flash process. These devices probably line up competitively most closely with Lattice Semiconductor's MachXO3 family (640 to 6.9K LUT non-volatile FPGAs) and with Altera's MAX 10 (2K to 50K LUT non-volatile FPGAs). Gowin claims the new devices are targeting the consumer, industrial, and automotive markets, among others. Let's take a look at the datasheets and see how GW1N compares with the most likely competition: The LUT counts weigh in at 1,152 and 8,640 LUTs (vs 640-6,900 for Lattice, and 2K-50K for Altera). Block RAM at 72K-198K (vs 64K-240K for Lattice and 108K-1,638K for Altera). User flash non-volatile memory (NVM) at 96K-1,792K. NOTE: Gowin claims that one innovation in the GW1N family is this random-access on-chip user flash memory that can be accessed “just as normal NOR flash memory.” (Lattice provides up to 256Kb of user-flash, but not random access, and Altera provides 12K-736K, also not random access.) For many applications, this on-chip, random access NVM could be a game-changer. GW1N also provides 0-20 18x18 hardware multiplier blocks (vs none for Lattice and 16-144 for Altera). Max user I/O is 120-272 pins (28-335 for Lattice, and 27-500 for Altera)." Respektabel? Es zeigt wo es lang geht! Vermutlich auch eine Lücke, in die folgendes stößt: - http://www.clifford.at/yosys/ - http://www.clifford.at/icestorm/ - https://github.com/cseed/arachne-pnr Zitat: "We have written many times about the challenges of starting a new FPGA company. The attempts and failures lists have almost exactly a 1:1 correlation, with Achronix, and now Gowin, being the only current FPGA startups still alive and kicking, and a handful of other startups such as SiliconBlue with technology still in use by those who acquired them. The reasons for failure are almost always the same - immature tool flows, lack of IP, and weak technical marketing support contributing to a lack of customer confidence in designing-in devices." Erleben wir nach baldigem Auslaufen von Patenten neue FPGA Vielfalt mit Open Source Tools? Mit yosys habe ich selber Designs auf einem Lattice ICE40 synthetisiert. Nicht zu vergessen: GCC hat die Controllervielfalt erst ermöglicht, wie sie heute existiert. VG Franz
:
Bearbeitet durch User
Franz N. schrieb: > Nicht zu vergessen: GCC hat die Controllervielfalt erst ermöglicht, wie > sie heute existiert. Weit vor dem GCC gab es doch auch schon alles Mögliche vom 4 Bit uC bis zum 32 Bitter...
FPGAs konnten sich halten und hohe Preise erzielen, weil die NSA fast die ganzen Fertigungsmengen aufgekauft hat um Daten- und Telefonüberwachung konfigurierbar und mit den Datenraten mithaltend zu bauen. Da wird schliesslich on the fly das Ethernet-Protokoll entpackt, das ZIP Archiv entzippt, die eMail entschlüsselt und nach Schlagworten durchforstet, bei sich ständig ändernden Standards und Kryptohacks. Für reale Anwendungen, ausser dem berühmten Kernspintomographen, waren sie immer zu teuer, das ändert sich auch von GoWin nicht, es kostet einfach erheblich mehr Siliziumfläche.
Michael B. schrieb: > Für reale Anwendungen, ausser dem berühmten Kernspintomographen, waren > sie immer zu teuer, das ändert sich auch von GoWin nicht, es kostet > einfach erheblich mehr Siliziumfläche. Auch das ändert sich allmählich. Die kleinen Lattice-Käfer sind billiger als manche CPU. Mit der Masse an billigen kleinen FPGAs macht Lattice auch v.a. ihr/sein Geld. Wenn LLVM/OpenSource-Synthesetools da noch Schule machen, bricht definitiv eine neue Ära an.
Michael B. schrieb: > FPGAs konnten sich halten und hohe Preise erzielen, weil die NSA fast > die ganzen Fertigungsmengen aufgekauft hat um Daten- und > Telefonüberwachung konfigurierbar und mit den Datenraten mithaltend zu > bauen. Da wird schliesslich on the fly das Ethernet-Protokoll entpackt, > das ZIP Archiv entzippt, die eMail entschlüsselt und nach Schlagworten > durchforstet, bei sich ständig ändernden Standards und Kryptohacks. Ich glaube es war schon vor 20 Jahren als man verstanden hat, dass COTS Teile erheblich billiger zu beziehen sind als sowas spezialisiertes wie ein FPGA. Auch heute nimmt man für "Supercomputer" lieber eine günstige Standard CPU als irgendwas spezialisiertes. Wenn man Crypto Aufgaben hat, dann verwendet man GPUs. Die haben um mehrere Größenordnungen leistungsfähigere Rechenwerke als die die man mit einem FPGA implementieren würde. Dazu sind sie auch um ein vielfaches günstiger. > Für reale Anwendungen, ausser dem berühmten Kernspintomographen, waren > sie immer zu teuer, das ändert sich auch von GoWin nicht, es kostet > einfach erheblich mehr Siliziumfläche. Wenn man sich die Verkaufszahlen von Altera, Xilinx, Lattice und Konsorten anschaut und sich überlegt wie viele MRTs es gibt dann dürfte einem vermutlich der Faktor 10^5 fehlen. Es gibt einfach einen dezidierten Anwendungsbereich für FPGAs und der findet sich definitiv nicht nur bei MRTs. Es wird immer Bereiche geben in denen FPGAs benötigt werden und nur schwerlich ersetzt werden können.
> laberkopp Der Name ist Programm, gell? Ansonsten zeig mal Quellen. Lattice z.B. gutes Beispiel: verkauft wohl kaum was an die NSA weil die zu schwach dafür sind, aber hat 250 Millionen ICE FPGAs verkauft - ohne die anderen Serien (MachXO und ECPx). Mit allen kleinen FPGAs der anderen Hersteller wird die NSA auch kaum was anfangen können - also alle Spartan, Artix und Cyclone Serien. Die Preise für FPGAs fangen heutzutage so bei ca. 1 Euro/Stück an, in größeren Stückzahlen auch weniger.
Fitzebutze schrieb: > Michael B. schrieb: >> Für reale Anwendungen, ausser dem berühmten Kernspintomographen, waren >> sie immer zu teuer, das ändert sich auch von GoWin nicht, es kostet >> einfach erheblich mehr Siliziumfläche. > > Auch das ändert sich allmählich. Die kleinen Lattice-Käfer sind billiger > als manche CPU. Mit der Masse an billigen kleinen FPGAs macht Lattice > auch v.a. ihr/sein Geld. Wenn LLVM/OpenSource-Synthesetools da noch > Schule machen, bricht definitiv eine neue Ära an. Genau das ist auch mein Gedankengang. Ich glaube auch an eine neue Ära.
Hallo, in China werden mehr und mehr Chip-Designs entstehen, ich denke dass in 20 Jahren 10-20% der Chips, Analog wie auch Digital, die wir in Industrie-Produkten einsetzen, chinesische Designs sein werden. Grüße Seppel
IceStorm ist wirklich super, vom verilog zu bitstream in weniger sekunden ohne vendor toools, ohne lizenz auftrag, und so weiter. https://hackaday.io/project/6636-iced-an-arduino-style-board-with-ice-fpga auf dieser arduino ist das HX1K drauf, und socket für DIPSY wo man den 1 USD FPGA programmieren kann. IceStorm bekommt diesen board geschenkt, sobald wir mehr davon haben, zZ warten wir auf komponentent liferung um den nächsten batch zu fertigen. hoffentlich wird IceStorm auch den UL1 unterstützen eines tages.
Lieber nicht. Der Lattice UL zielt mit seinen Packages nicht auf einen Markt, bei dem OpenSource eine besondere Bedeutung hätte. Er zielt vielmehr auf große Firmen, die große Stückzahlen abnehmen, wo die Entwicklungskosten prozentuell geringer sind und die Zusatzkosten für zusätzliche Lagen oder Highend-Prozesse aufgrund hoher Stückzahlen gering sind. Er zielt auf Produkte, wo jeder einzelne Cent am FPGA-Preis gezählt wird. Vielleicht steckt er in ein paar Smartphones (Foto-LED) und Hintergrundbeleuchtungen. Besonders interessant werden Opensource-Toolchains beispielsweise bei großen FPGAs, wo die Hersteller der Synthese-Tools noch viel Geld sehen wollen. Bei Opensource-FPGAs oder kleinen FPGA-Firmen sind/waren wiederrum auch die "kleinen Beträge", die für "kleine" FPGAs aufgrund der Synthesetools abzuführen sind, eine Kostenkomponente. Ein weiterer Aspekt ist Security. Im FPGA-Bereich herrscht noch security by obscurity vor und die Probleme wurden/werden unterdrückt und totgeschwiegen. Die Verschlüsselung eines von außerhalb geladenen Bitstreams nützt hierbei gar nichts, solang die Entschlüsselung gut beobachtet werden kann, weil sie nicht massiv parallel abläuft. Opensource-Tools ermöglichen Reverse Engineering einem größeren Anwendungskreis. Aber das bedeutet ja nicht, dass es bisher nicht möglich ist. Lattice und Altera haben den Flash im FPGA, nutzen aber genau wie Xilinx SRAM-Konfigurationen. Man muss aber, um an Stream zu kommen, zumeist wenigstens das Package öffnen, so wie man es bei jedem uC für 50Cent auch tun muss. Die aufgeführten Beschreibungen des chinesischen Gowin (instant-on, random access flash-Zugriff,...) deuten darauf hin, dass dort das Design nicht aus einem, im FPGA-package befindlichen, Flashspeicher geladen wird, sondern dass jede Konfigurationszelle ihren eigenen Flash hat. Solche Technologie bietet derzeit lediglich Microsemi (Actel) mit entsprechendem Preiszuschlag. Dort ist der Aufwand für das Auslesen sehr hoch, insofern nicht doch irgendein Backdoor/Fehler von der Konfigurations-Chain genutzt werden kann. Diese Technologie ist auch besonders für Avionics geeignet, weil die Flash-Zelle viel später kippt, als die SRAM-Zelle. Das Thema hatten wir hier im Forum kürzlich schon einmal. Andererseits ist der eingebaute, kontinuierliche Check der SRAM-Konfiguration über eine CRC-Prüfsumme, beispielsweise Altera MAX10, für manche ohnehin redundant ausgeführte Systeme vielleicht auch ausreichend. Peter schrieb: > Ich glaube es war schon vor 20 Jahren als man verstanden hat, dass COTS > Teile erheblich billiger zu beziehen sind als soetwas spezialisiertes wie > ein FPGA. Auch heute nimmt man für "Supercomputer" lieber eine günstige > Standard CPU als irgendwas spezialisiertes. Dies hat vor allem damit zu tun, dass die Entwicklungskosten für ein FPGA-Design höher sind, als die Entwicklungskosten für Software mit der gleichen Funktionalität.
IceStorm unterstützt HX1K und HX1K ist von resourcen KLEINER als UL1K, da sehe ich keinen grund warum es nicht macht das IceStorm auch den UL1K unterstützen würde. ICE software von Lattice ist natürlich auch KOSTENLOS, muss kein geld ausgeben.
Michael B. schrieb: > Für reale Anwendungen, ausser dem berühmten Kernspintomographen, Ich korrigiere mal ein wenig: FPGAs sind durchaus so ziemlich überall drin, wo ein bischen mehr gemacht wird, als I2C-ADC. - Anbindung an high Speed ADCs - Präprozessierung durch GOC, AGC, FFT - Anbindung von Bildsensoren - Präprozessierung Defektoixelkorrekturen, Binning, - GigaEthernet-Cores - USB 3.0 - fiber optic GBT Geräte: - Radare - Magentresonanz-Tomographen - Ultraschall - Röntgentechnik - Infraschall - Infrarotdetektoren - Gammastrahler - Geigerzähler - Hochpräzisionstimer - Video-Prozessor-Geräte - Audio-Prozessor-Geräte Neuerdings auch TV-Geräte, Audiomonitore
Lars R. schrieb: > Dies hat vor allem damit zu tun, dass die Entwicklungskosten für ein > FPGA-Design höher sind, als die Entwicklungskosten für Software mit der > gleichen Funktionalität. Auch das hat sich kräftig geändert, seit es effektive Tools wie MyHDL und einige OpenSource Co-Simulations-Lösungen gibt. Mit entsprechenden SoCs ist man u.U. schneller bei einer robusten Lösung als mit einem COTS-uC, da das komplette System von A-Z durchsimuliert werden kann. Das zahlt sich dann aus, wenn man irgendwelche non-standard-Interfaces mit einem spezielle Timing ansteuern muss. Na, ich bin mal gespannt, wie die Chinesen das hinkriegen und wann die ersten Distis drauf aufspringen.
Fitzebutze schrieb: > Auch das hat sich kräftig geändert, seit es effektive Tools wie MyHDL > und einige OpenSource Co-Simulations-Lösungen gibt. Mit entsprechenden > SoCs ist man u.U. schneller... Daran wird sich meiner Ansicht nie etwas ändern, weil auch die Entwicklungskosten für Software sinken. Ob die SW dann auf COTS-uC oder der Embedded CPU des SoC läuft, sei dahin gestellt.... Meine Ausage war, dass nicht nur die Materialbezugskosten, sondern auch die Entwicklungskosten entscheidend sind. Du schreibst, dass für bestimmte Aufgaben (die inzwischen verfügbaren) SoCs besser geeignet sind, als COTS-uC. Ich sehe kein Gegenargument, sondern Zustimmung. > Na, ich bin mal gespannt, wie die Chinesen das hinkriegen und wann die > ersten Distis drauf aufspringen. Die Westlichen nie.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.