Standardisierung für Blockschaltbilder

[ilovepetermaffay (Gast)]

Hi,
gibt es einen Standard für Blockschaltbilder insbesondere für die 
Beschreibung von digitalen Systemen, bzw allgemeine Regeln wie ich z.B. 
Resetsignale, write enables für Register, bit slices (aus und in Busse, 
mit entsprechender Adressierung), usw. in Blockschaltbildern kennzeichne 
ohne die Signale entsprechend benennen oder Text dazu schreiben zu 
müssen?

[user (Gast)]

schau mal hier http://focus.ti.com/lit/ml/sdyz001a/sdyz001a.pdf

[VHDL-user (Gast)]

Geht es Dir dabei um die Dokumentation?

[Fpgakuechle K. (Gast)]

ilovepetermaffay schrieb:

> gibt es einen Standard für Blockschaltbilder insbesondere für die
> Beschreibung von digitalen Systemen, bzw allgemeine Regeln wie ich z.B.
> Resetsignale, write enables für Register, bit slices (aus und in Busse,
> mit entsprechender Adressierung), usw. in Blockschaltbildern kennzeichne
> ohne die Signale entsprechend benennen oder Text dazu schreiben zu
> müssen?

Blockbild ohne Test resp. Erklärung/Legende ist eine dumme Idee. Ebenso 
der verzicht auf eine sinnvolle Bennung von Signalen (i.e. *clk für 
Takte; *rst f. Resets)

Blockbilder gewinnen m.E. nicht an Übersichtlichkeit wenn man 
Resetleitungen, und register wr_ena einzeichnet. Ein Blockbild ist keine 
Unterlage um damit eine Schaltung aufzubauen, ein Blockbild soll die 
Funktion und "Informations"-flüße darstellen - keine 
Implementierungsdetails.

Beispiel:
http://www.ht-lab.com/freecores/cordic/cordic.gif

Ein Regelwerk für gute Blockbilder kenn ich nicht. Schau dir einfach ein 
paar an und extrahiere passende Richtlinien, wie

*Beibehaltung einer "Flußrichtung" bspw v.l.n.r.
*Pfeile verwenden
*nicht an Schaltbildern orientieren
*Blöcke durch Farben gruppieren (bspw. für clock domains)
*mehrere Aspekte in mehren Blockbildern darstellen (bspw. eins für clock 
domain, eins für reset-hierarchy)


http://www.dilloneng.com/uploads/2/1/2/2/21220816/7182832_orig.png
https://gnuradio.org/redmine/projects/gnuradio/wiki/UsrpFAQIntroFPGA
http://seemaconsulting.com/altera-start-shipment-of-their-fpgaarm-cortex-a9-based-cyclone-v/


MfG,