Forum: FPGA, VHDL & Co. Unbenutze Pins in Quartus


von Sigint 112 (sigint)


Lesenswert?

Hallo zusammen,
  ich hab mal eine wichtige Frage, die ich nicht klären konnte.
In Quartus kann man ja einstellen, daß unbenutzte Pins z.B. als Input 
mit Pullups geschaltet werden. Diese Option sollte in 90% aller Fälle ja 
korrekt sein (z.B. bei CS Signalen für RAMS, SPI,etc.). Jetzt musste ich 
mit Schrecken feststellen, daß Signale(Pins) in Verilog anscheinend auf 
GND gezogen werden, wenn sie keinen Treiber haben. Das ist mir bis jetzt 
noch nicht klar gewesen. Wie ist "unused Pin" bei Quartus definiert?? 
Wenn ich ein Pin im TOP-Modul definiere, aber kein Signal zuweise ist 
dieser Pin wohl nicht "unused", da er auf GND gezogen wird. Sind "unused 
Pins" wirklich nur Pins, die nicht im Pinmapper zugeordnet sind? Und 
welchen Zustand haben INOUT, wenn ich kein Signal zuordne? Sind die Z 
oder was?!
Danke für euere Antworten.

Gruß,
  SIGINT

von Pruno (Gast)


Lesenswert?

Wenn du einen Pin gar nicht zuweist (Pinplaner) wird er die 
Default-Einstellung "erben". Näheres dazu wie jeder Pin zu beschalten 
ist, findest du in der .pin-Datei im output-Verzeichnis.

Weist du einem Ausgang keinen Wert zu wird er wohl mit 0 vorbelegt und 
treibt dann permanent 0 - das solltest du auch als Warning sehen: ... 
"Stuck at Ground"...
Ich würde vorschlagen du probierst es einfach mal mit einem Testprojekt 
aus und sammelst so Erfahrung. Sowas gehört zu den essentiellen Aufgaben 
im Bereich FPGA.

Nichtsdestotrotz solltest du immer darauf achten dass alle Signale 
belegt sind. Mit vernünftigen Tools wird das schon während des 
Designprozesses automatisch aufgedeckt.

von Sigint 112 (sigint)


Lesenswert?

Ich hab mich immer auf die Meldung "output port xxx has no driver" 
konzentriert und angenommen, daß die Ports dann Hochohmig mit Pullup 
sind.
Glücklicherweise scheinen die bidirektionalen Ports Hochohmig zu sein, 
wenn kein Treiber anliegt. Also hat der FPGA wahrscheinlich nicht gegen 
die RAM IOs getrieben. Mir fehlt leider die Zeit und Geduld "richtig" an 
die Sache zu gehen.... eigentlich schade, da FPGAs richtig genial sind.

Gruß,
  SIGINT

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.