Hallo, wie bekomme ich Thermals an die Vias? In den Eigenschaften des Polygons ist das Häkchen für Thermals gesetzt. Danke schon mal. Markus
Angehängte Dateien:
-
thermals.png
3 KB
Das kann man in den Design Rules unter "Supply" (keine Ahnung, wie das in der deutschen Version heißt) einstellen.
Oder wenn du sie selektiv für einzelne VIAs brauchst, findest du eine Radiobox im Eigenschaftsmenü des VIAs.
Die Einstellung unter Design Rules -> Supply fügt tatsächlich Thermals ein. Allerdings ist es so, dass das ganze selektiv sein sollte. In den Eigenschaften eines ausgewählten Vias finde ich die Einstellmöglichkeit dazu leider nicht (Eagle Version 6.5.0). Oder was übersehe ich?
Markus E. schrieb:
> Allerdings ist es so, dass das ganze selektiv sein sollte.
Ich würde mir ein ganz normales Bauteil (mit Symbol, Package und Device)
mit einem Pin definieren. Bzw. gleich mehrere mit verschiedenen
Durchmessern.
Ja, man muss diese "Vias" dann im Schaltplan eintragen und mit dem
richtigen Netz verbinden. Aber ich finde, solche Spezialfälle dürfen
gerne im Schaltplan dokumentiert sein. Bonus: die Information geht nicht
verloren, wenn man das Board komplett neu aufbaut oder Teile vom
Schaltplan in ein neues Board übernimmt.
Markus E. schrieb: > wie bekomme ich Thermals an die Vias? Gar nicht, ein Via ist eine Durchkontaktierung und kein Lötanschluss.
X4U schrieb: > Markus E. schrieb: >> wie bekomme ich Thermals an die Vias? > > Gar nicht, ein Via ist eine Durchkontaktierung und kein Lötanschluss. Da hat aber Cadsoft mächtig Mist gebaut! Die haben doch tatsächlich eine Einstellung drin "Generate thermals for vias". Da sollten wir uns sofort beschweren :-)
npn schrieb: > X4U schrieb: >> Markus E. schrieb: >>> wie bekomme ich Thermals an die Vias? >> >> Gar nicht, ein Via ist eine Durchkontaktierung und kein Lötanschluss. > > Da hat aber Cadsoft mächtig Mist gebaut! Die haben doch tatsächlich eine > Einstellung drin "Generate thermals for vias". Da sollten wir uns sofort > beschweren :-) Wusste ich nicht, wüsste auch nicht wofür. Aber mein Beitrag ist dann natürlich Blödsinn.
@ npn (Gast) >> Gar nicht, ein Via ist eine Durchkontaktierung und kein Lötanschluss. Stimmt. >Da hat aber Cadsoft mächtig Mist gebaut! Die haben doch tatsächlich eine >Einstellung drin "Generate thermals for vias". Da sollten wir uns sofort >beschweren :-) Stimmt auch, beantwortet aber nicht die Frage. Wozu braucht man Thermals für VIAs?
npn schrieb: > Da hat aber Cadsoft mächtig Mist gebaut! Das wäre nicht die einzige Stelle im Programm. Im Schaltplan hast du z.B. den Effekt, dass anscheinend unter bestimmten Umständen, trotz Verwendung von festem 100mil und sauberer Bibliothek, Bauteilepins nicht an Wires angeschlossen werden, obwohl sie lt. Koordinaten und visuell auf dem Endpunkt liegen. Mist, aber passiert.
Thermals für Vias werden benötigt, wenn ich die Durchkontaktierung mit einem Stück Draht mache, der beidseitig angelötet wird. Mit Thermals lässt sich das besser löten.
@Markus E. (residuum) >Thermals für Vias werden benötigt, wenn ich die Durchkontaktierung mit >einem Stück Draht mache, der beidseitig angelötet wird. >Mit Thermals lässt sich das besser löten. Was wäre die Welt ohne an den Haaren herbeigezogenen Argumente? Wenn man VIAs mit Draht "herstellen" muss, sind das Bastlerplatinen der unteren, einfachen Kategorie. Die brauchen selten Masseflächen mit großartigen VIAs und nur dort kommen Thermals für VIAs zum Tragen. Also selten bis nie. Welche ersthafte Anwendung braucht Thermals für VIAs jenseits der Esotherik?
Markus E. schrieb: > Massefläche spart Ätzmittel Wo ist hier ein Zusammenhang mit der Frage, warum man Thermals bei Via's braucht?
Markus E. schrieb: > Thermals für Vias werden benötigt, wenn ich die Durchkontaktierung mit > einem Stück Draht mache, der beidseitig angelötet wird. Dann ist es aber kein Via mehr, sondern eher ein Bauteilanschluss. Thermals an Vias braucht es nicht wirklich.
Das ist schon richtig, schien in dem Moment als die schnellste Lösung. Hatte ja keine Ahnung, welche Resonanz die Frage haben wird... Nächstes Mal dann vielleicht doch lieber ein Bauteil definieren oder auf Kosten des Ätzmittels auf die Massefläche ganz verzichten oder floating Flächen wie beim Isolationsfräsen. Trotzdem Danke für euer Ohr.
Wolfgang schrieb: > Das wäre nicht die einzige Stelle im Programm. Im Schaltplan hast du > z.B. den Effekt, dass anscheinend unter bestimmten Umständen, trotz > Verwendung von festem 100mil und sauberer Bibliothek, Bauteilepins nicht > an Wires angeschlossen werden, obwohl sie lt. Koordinaten und visuell > auf dem Endpunkt liegen. Mist, aber passiert. Das passiert(e bei älteren Eagles) normalerweise, wenn man ein Bauteil per MOVE an ein benanntes Netz verschiebt und der Anschluß des Bauteils ein Power-Anschluß ist. Beispiel: Netzname "+3,3V" und Pin-Name am Bauteil "VCC". In solchen Fällen müßtest du dediziert das "+3,3V"-Netz an das Pin anschließen (also NET, klick hier dann da). Reine koordinatenmäßige Übereinstimmung macht da keine Verbindung. Ähemm.. und ich finde dieses Feature ausgesprochen sinnvoll, weil man im Schaltplan herumverschieben kann, bis es gut aussieht, ohne Gefahr zu laufen, daß man sich tonnenweise unbeabsichtigte Netzverbindungen einhandelt. Wer z.B. mal mit Schematics von Xilinx und Konsorten zu tun hatte, weiß sowas zu schätzen. Soweit ich das gehört habe, soll wohl auch Altium diese Xilinxartige Unschönheit haben. W.S.
Markus E. schrieb: > oder > auf Kosten des Ätzmittels auf die Massefläche ganz verzichten oder die Fläche händisch ans Polygon anschließen, (sog. wenn schon denn schon basteln ;-) ). oder das Polygon gar nicht anschließen.
W.S. schrieb: > Reine > koordinatenmäßige Übereinstimmung macht da keine Verbindung. Solche Probleme in der Netzlistengenerierung hatte auch das gute alte selige OrCAD. Ich erinnere mich an stupide stundenlange manuelle Überprüfung der Netzliste des finalen Designs durch manuelles Ausstreichen auf dem ausgedruckten Schaltplan. Man konnte sich ohne das nie sicher sein dass die Netzliste wirklich komplett generiert wurde.
@ Tcf Kao (tcfkao) >> koordinatenmäßige Übereinstimmung macht da keine Verbindung. >Solche Probleme in der Netzlistengenerierung hatte auch das gute alte >selige OrCAD. Ich erinnere mich an stupide stundenlange manuelle >Überprüfung der Netzliste des finalen Designs durch manuelles >Ausstreichen auf dem ausgedruckten Schaltplan. Man konnte sich ohne das >nie sicher sein dass die Netzliste wirklich komplett generiert wurde. Dieses Problem gab es bei Eagle nie, denn ein Click auf ERC sagt dir klipp und klar, wenn ein Pin nicht angeschlossen ist bzw. wenn keine elektrische Verbindung bei geometrischer Übereinstummung von Pin und Leitung vorliegt. Man muss die Funktion nur mal nutzen.
Der DRC bei OrCAD hat auch alles prall gefunden, und es mussten auch gar keine Fehler vorhanden sein... nur war das Erzeugen der Netlist trotzdem nicht zuverlässig... Na ja, ist länger her, alte MS-DOS-Software.
W.S. schrieb: > Soweit ich das gehört habe, soll wohl > auch Altium diese Xilinxartige Unschönheit haben. Ich weiß zwar nicht, wie xilinx das macht, aber Altium verbindet ein Netz automatisch mit einem Bauteilpin, so sich beide Treffen. Das geht sogar soweit, daß ich, wenn ich z.B. einen Widerstand auf ein fertiges Netz "fallen lasse" dieses Netz in 2 gesplittet wird und das Stück Netzleitung unter dem Widerstand gelöscht wird. Ich persönlich empfinde dieses Vorgehen als sehr intuitiv und in der Regel vorteilhafter als das Netz manuell aufzutrennen und die Pins manuell anzuschließen. Aber jeder, wie er mag.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.