Forum: FPGA, VHDL & Co. Multiclock-System synchronisieren (mehrere FPGAs)


von Patrick B. (p51d)


Lesenswert?

Hallo allerseits

Ich stehe gerade auf einem Schlauch und brauche einen neuen Denkanstoss:
Ein System mit 3 Baugruppen soll synchronisiert werden.
2 Baugruppen möchte ich über den selben Clock laufen lassen (60MHz, die 
Verbindung ist über ein HF-Kabel mit etwa 1,5m möglich). Die 3. 
Baugruppe wird aktuell über eine PLL-Schaltung im FPGA mit DDS 
angesteuert. Das Feedbacksignal für die PLL kommt von der 3. Baugruppe 
zur 2.

Jetzt ist für mich die Frage, ob es nicht etwas einfacher als die 
PLL-Schaltung geht (und nein, der Systemaufbau ist nicht änderbar). Weil 
ich brauche eigentlich kein DDS mit Sinus/Cosinus sondern nur ein 
Rechtecksignal (10MHz) für die 3. Baugruppe.
Einzige Einschränkung ist, dass die Phasenverschiebung von Baugruppe 1 
und 2 zur 3. einstellbar sein muss.

Was gibts für andere Möglichkeiten als PLL, DLL?

Besten Dank,
Patrick

von J. S. (engineer) Benutzerseite


Lesenswert?

Patrick B. schrieb:
> Was gibts für andere Möglichkeiten als PLL, DLL?

Formell gar keine :-), denn Du möchtest ja Frequenz und Phase einstellen 
und das impliziert zwangsweise eine Phasenregelschleife = sprachlich 
"PLL".

Die Frage ist nur, wie Du es praktisch löst und mit welcher Genauigkeit 
das passieren muss. Man kann sowas in verschiedenster Weise lösen - 
mitunter auch komplett autark und offline durch Zeitstempelpakete übers 
WAN.

Maßgeblich ist, mit welchem Jitter die Initiale Baugruppe läuft und was 
die hinteren kompensieren müssen.

Wie überträgst Du den Takt? Optisch?

: Bearbeitet durch User
von Patrick B. (p51d)


Lesenswert?

Jürgen S. schrieb:
> Die Frage ist nur, wie Du es praktisch löst und mit welcher Genauigkeit
> das passieren muss.

Die Regelung soll eine Genaugikeit von ~0.5° aufweisen. Der Regler 
könnte ich dann auch noch selber erstellen. Einzig den DDS weiss ich 
noch nicht so recht, wie ich den hinbekommen könnte.

> Maßgeblich ist, mit welchem Jitter die Initiale Baugruppe läuft und was
> die hinteren kompensieren müssen.
>
> Wie überträgst Du den Takt? Optisch?

Der Haupttakt kommt von einer sehr stabilen Quelle (auch 
temperaturstabilisiert), die einen Pulslaser im ps Bereich ansteuert.

Die 16MHz muss ich warscheindlich irgendwie galvanisch getrennt 
weitergeben können. Aber da wirds wohl kritisch...

von J. S. (engineer) Benutzerseite


Lesenswert?

Wenn Dir die Stabilität und Granularität des initialen Taktgenerators 
reicht, weil es stabil genug ist und genau genug einstellbar, kannst Du 
ja damit arbeiten. Für eine flankengenaue Einstellung braucht es eine 
PLL. Die kannst Du selber steuern, wenn Du per DDS einen Takt erzeugst, 
weil über den Umweg über das Analoge jeder Zeitpunkt anfahrbar wird. 
Dann brauchst Du nur das feedback aus der entfernten Baugruppe.

Die DDS funktioniert dabei so, dass man möglichst hochfrequent einen 
Sinus erzeugt und den gut filtert. Einen Sinus nimmt man deshalb, WEIL 
man den gut filtern kann. Durch minimale statistische Phasensprünge und 
gleichzeitigem hochfrequenten Phasenrauschen kann man den Sinus in der 
Phase modulieren und auf praktisch jeden Phasenpunkt einstellen. Der 
Filter dahinter sorgt für Stabiilität. Dann braucht es noch einen 
Schmittrigger.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.