Dead Copper entfernen oder stehenlassen?

[DeadCopper (Gast)]

Hallo,

wird Dead-Copper entfernt oder bleibt es stehen?

Pro Stehenlassen:
Die Stabilität der Leiterkarte ist gleichbleibend hoch, da die 
Kupferbesetzung gleich bleibt. Materialersparnis beim Ätzen.


Pro Wegätzen:
Es sind undefinierte Bereiche. Möglicherweise Antennenwirkung, aber 
warum eigentlich? Die haben doch keine Verbindung zu Garnichts...?

[Felix Adam (Gast)]

Wenn diese nicht angebundenen Flächen zwischen zwei Leiterbahnen liegen, 
kann von einer Leiterbahn zur anderen kapazitiv eingekoppelt werden.

Wird die Fläche an Masse angebunden, koppelt da nichts mehr zwischen den 
Leitungen, aber nach Masse. Dadurch wird eventuell ein schnelles Signal 
beeinflusst. So kann eine Leitung mit langsam ändernden Analogsignalen 
aber auch geschirmt werden.

Die Fläche entfernen hilft, wenn die Schaltung empfindliche 
Analogschaltkreise hat, weil dann eine große Fläche zu einer Antenne für 
elektrisceh Felder wird.

Es gibt hier natürlich noch ein Bundle an weiteren Faktoren, aber als 
Überblick sollte es so erstmal ausreichen.

[Guest (Gast)]

DeadCopper schrieb:
> Die Stabilität der Leiterkarte ist gleichbleibend hoch, da die
> Kupferbesetzung gleich bleibt. Materialersparnis beim Ätzen.

Bei Multilayerplatinen ist es wichtig dass adjazente Layer ca. gleich 
viel Kupfer haben damit es sie nicht verzieht in der Produktion weil die 
Teile so dünn sind. Bei normalen doppelseitigen Platinen sollte das aber 
kein Problem sein. Wie es bei Flatflex aussieht weiß ich nicht.

DeadCopper schrieb:
> Es sind undefinierte Bereiche. Möglicherweise Antennenwirkung, aber
> warum eigentlich? Die haben doch keine Verbindung zu Garnichts...?
Kapazitive Einkopplungen. Außerdem erzeugen sie eine Kapazität die die 
Signalintegrität beeinflusst.


Fazit: Im Normalfall: wegätzen. In Spezialfällen: abwägen.

[MythBuster (Gast)]

Guest schrieb:
> Bei Multilayerplatinen ist es wichtig dass adjazente Layer ca. gleich
> viel Kupfer haben damit es sie nicht verzieht in der Produktion

Dann habe ich jahrelang meine 8,12,14 und 16 Layer Platinen falsch 
designt :-O . Ich habe immer Planes unter Signallagen erzeugt.

[Paul B. (paul_baumann)]

Guest schrieb:
> In Spezialfällen: abwägen.

Ach, die paar Milligramm...

MfG Paul

[Falk B. (falk)]

@ Paul Baumann (paul_baumann)

>> In Spezialfällen: abwägen.

>Ach, die paar Milligramm...

;-)

"Heinrich, der Wagen bricht . . ."

[TomA (Gast)]

Ich benutze die Flächen, um gleichmäsiger zu ätzen. Sind im Zentrum 
einer Platine große blanke Flächen, dauert es relativ lange diese frei 
zu ätzen. In dieser Zeit können schmale Bahnen näher am Platinenrand 
bereits stark unterätzt sein.

Bei Tonertransfer sind Flächen und breite Bahnen oft nur mit einer sehr 
dünnen Tonerschicht bedeckt, da ist es besser schnell fertig zu sein, 
bevor die Schicht durchlässig wird.

Gruß. Tom

[Matthias L. (Gast)]

>In dieser Zeit können schmale Bahnen näher am Platinenrand
>bereits stark unterätzt sein.

Dann hast Du was beim Belichten falsch gemacht

[TomA (Gast)]

Ja, kann sein. Denn ich belichte den Toner eigentlich nie :)

[Sven B. (scummos)]

Wenn du die Platinen fertigen lässt, also nicht selbst ätzt, würde ich 
alle Flächen entfernen die keinem klar abgewogenen elektrischen Zweck 
dienen (Referenz-Massefläche, ...).

Andernfalls tu halt was mit deinem Prozess am besten geht.

[Guest (Gast)]

MythBuster schrieb:
> Dann habe ich jahrelang meine 8,12,14 und 16 Layer Platinen falsch
> designt :-O . Ich habe immer Planes unter Signallagen erzeugt.

Wenn es symmetrisch ist passt es ja. Siehe:
http://www.multi-circuit-boards.eu/leiterplatten-design-hilfe/kupfer-balance.html