Erfahrungen mit dem Design Flow bei Quartus

[Stefan (Gast)]

Hallo zusammen,

hat jemand Erfahrungen mit Quartus und speziell mit dem Cyclone V? Mich 
interessiert, wie das Zusammenspiel zwischen FPGA, HPS und einem 
etwaigen Linux-Betriebssystem funktioniert. Im FPGA sollen einfache 
Rechnungen ausgeführt werden, bei denen das Betriebssystem gelegentlich 
Stellgrößen ändert, die in einem von beiden Seiten erreichbaren Speicher 
liegen. Ich kenne aus vorherigen Projekten die Herangehensweise bei 
Xilinx und einem MicroBlaze-Softcore. Wie funktioniert es bei Altera? 
Wie macht man den Speicher für das Betriebssystem sichtbar? Wie wird 
dort ein Device Tree generiert?
Ich habe versucht, mich auf rocketboards.org schlau zu machen, habe es 
aber mangels Hardware nicht testen können, was lauffähig ist.

Besten Dank
Stefan

[Janos B. (janos)]

Hallo,

nur ein kurzer Hinweis, inwiefern das dir weiterhilft, oder ob du so 
weit schon selbst gekommen bist weiß ich nicht. Wir arbeiten in der 
Hochschule mit Terasic SoCkit Boards, das sind Entwicklungsboards mit 
dem Cyclone 5 mit HPS. Übrigens, längst nicht jeder Cyclone 5 besitzt 
einen HPS. Ich habe auch bisher immer nur den FPGA-Part programmiert, 
man sieht im Programmer aber immer 2 Devices am JTAG Chain, den FPGA und 
den HPS und kann hier dann jedem Device auch ein eigenes 
Progrgrammierfile geben.
Jedenfalls um es kurz zu machen, von Terasic gibt es ein paar 
Beispielprojekte zu den Boards, die kann man sich herunterladen von 
deren Website. Es ist da auch auf alle Fälle etwas mit nem Linux für den 
HPS dabei. Eventuell ist auch etwas mit einer fertig konfigurierten 
Schnittstelle zwischen HPS und FPGA dazwischen, das weiß ich aber nicht 
genau. Guck dir das doch einfach mal an!