Xilinx Ise 7.1 Impact Problem

[Breti (Gast)]

Hallo zusammen,

seit 2 Wochen besitze ich nun ein Xilinx Spartan 3 Starterkit und habe
nun auch schon meine ersten kleinen Lauflichter geschrieben. Diese
funktionieren auch so, wie sie sollen ich habe aber dabei ein Problem
mit dem Xilinx Impact:

Wenn ich eine Änderung an meinem VHDL Code auf dem Starterkit testen
möchte, so Synsthetisiere ich alles einmal neu, dann kommt das übliche
Implement Design und danach gehts zum Generate Programming File. So
weit kein Problem. Nun starte ich Xilinx Impact, um das neue .bit File
in den Flash Speicher zu übertragen.
Starte ich die Übertragung ins Flash direkt, so klappts nicht, weil das
Prom File noch den alten Code beinhaltet wurde. Daher gehe ich im File
Mode im Menu auf Operations->Generate File. Es erscheint die Meldung
"Prom File Generation Succeeded". Prima.

Aber nun... Wenn ich in den Configuration Mode wechsle und im
Kontextmenu des Flash Speichers auf Programmieren klicke, so meldet
sich Impact beim programmieren mit dem Hinweis, dass das .mcs File
ausserhalb (ob der File Mode nun wirklich ausserhalb ist, sei mal
dahingestellt) geändert worden sei. Beim versuch dann das neue File  zu
laden kommen dann wilde Fehlermeldungen, dass das File xyz nicht
gefunden werden konnte (wobei xyz wildes zeug ist, das nicht dem
wirklichen dateinamen enstpricht) und Impact hängt sich mit ner
Exception auf.

alles in allem muss ich zum neuprogrammieren so jedesmal ein neues
impact projekt anlegen, damit ich erfolgreich programmieren kann. das
nervt. mache ich da was falsch, oder wie überträgt man änderungen am
einfachsten dann wirklich ins starterkit.
am Liebsten wärs mir, wenn man das direkt mit einem klick auf das
"Generate Programming File" miterledigen könnte.


Ich habe auch schon versucht, das .bit File per Jtag direkt ins FPGA zu
programmieren. Dies klappt aber auch nicht, weil ein .mks file fehlt.
Was muss ich anstellen, damit dieses erstellt wird?

Danke schonmal,
                Thomas

[Antti (Gast)]

nix.
'verify' check box unchecked.
und es geht


.msk ist für fpga readback nur

lass das impact offen
und nach ise generate bit then nur neukofnig in impact
es fragt ob neu laden

antti

[Breti (Gast)]

Hi,

das mit dem Verify hat geholfen. Jetzt kann ich zumindest schonmal das
.bit File direkt ins FPGA übertragen. Aber deinen Satz mit dem
Neukonfig habe ich nicht verstanden.

Gruß,
        Thomas

[Antti (Gast)]

ach ich meinte meinte einfach 'program' falls der .bit geandert ist
dann fragt impact ob neuladen musss.


aber du hasst es alles ja schon im griff

antti

[Breti (Gast)]

Danke,

klappt so weit. Ich will mal hoffen, dass die bei Xilinx dieses
Neuladen  Problem mit dem Flash bald beheben. Zumindest kann ich jetzt
endlich mal ordentlich testen :)

Gruß,
      Thomas