Forum: FPGA, VHDL & Co. BCH Decoder mit VHDL


von Alys (Gast)


Lesenswert?

Hallo leute,
Ich habe einen thema woran ich arbeite. Ich soll der BCH Decoder in
VHDL simulieren. In meine Architecture benutze ich der Berlekamp-Massey
algorithm und es gibt auch der Galois Feld multiplizierer. Ich weiss
nicht, ob jemand mich bei der programmation in VHDL weiter helfen kann
oder weiss wo ich diese hilfe bekommen kann, ein link oder etwas in die
Richtung
Danke.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.