www.mikrocontroller.net

Forum: FPGA, VHDL & Co. VHDL: Signal um beliebige Takte verzögern


Autor: Thorsten (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich möchte ein signal um einen Takt verzögern. Meine Lösung dazu ist
folgende, die auch wunderbar funktioniert:

Delay:process(clk)
begin
if rising_edge(clk) then
     signal_verzögert <= signal;
end if;
end process;

Nun möchte ich das Signal nicht um einen Takt, sondern um mehrer Takte
verzögern. Benötige ich dann mehrere Prozesse, oder kann man das
idealerweise in diesem Delay-prozess mitrealisieren ? Falls ja, wie ???

Autor: TheMason (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Thorsten,

mehrere Prozesse sind nicht nötig. Du brauchst nur mehrere Signale. Das
ganze sieht dann so aus (z.b. 4 Takte) :

signal sig_z1 : std_logic;
signal sig_z2 : std_logic;
signal sig_z3 : std_logic;
signal sig_z4 : std_logic;

process (clk, ...)
...
  if rising_edge(clk) then
  begin
    sig_out <= sig_z4;
    sig_z4  <= sig_z3;
    sig_z3  <= sig_z2;
    sig_z2  <= sig_z1;
    sig_z1  <= signal;
  end if;

...

Wenn die Verzögerung variabel bzw. programmierbar sein soll, nimmst du
einfach einen multiplexer (case-anweisung) dazu.

Gruß
Rene

Autor: FPGA-User (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
... oder so :

constant DELAY    : positive := 5;  -- fix 5 Takte Delay
signal delay_line : std_logic_vector(DELAY-1 downto 0);

process(clk)
begin
   if rising_edge(clk) then
      delay_line <= delay_line(DELAY-2 downto 0) & signal;
   end if;
end process;

sig_out <= delay_line(DELAY-1);

Autor: Stefan May (smay4finger)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Also eine einfache Flip-Flop-Kette oder ein Schieberegister.

Damit man sich das auch mal vorstellen kann. :-)

ciao, Stefan.

Autor: Reto B. (schnuber)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
TheMason schrieb:
> Hallo Thorsten,
>
> mehrere Prozesse sind nicht nötig. Du brauchst nur mehrere Signale. Das
> ganze sieht dann so aus (z.b. 4 Takte) :
>
> signal sig_z1 : std_logic;
> signal sig_z2 : std_logic;
> signal sig_z3 : std_logic;
> signal sig_z4 : std_logic;
>
> process (clk, ...)
> ...
>   if rising_edge(clk) then
>   begin
>     sig_out <= sig_z4;
>     sig_z4  <= sig_z3;
>     sig_z3  <= sig_z2;
>     sig_z2  <= sig_z1;
>     sig_z1  <= signal;
>   end if;
>
> ...
>
> Wenn die Verzögerung variabel bzw. programmierbar sein soll, nimmst du

Bei mir funktioniert diese Lösung nicht, die Zwischensignale werden alle 
wegoptimiert wie ich im editor sehe.
Ich habe es folgendermassen versucht:

signal delay_I_1 : std_logic_vector(13 downto 0);
signal delay_I_2 : std_logic_vector(13 downto 0);
signal delay_I_3 : std_logic_vector(13 downto 0);

Delay:
process(clk_Filt_100M)
begin
  if(RST <= '0') then
  delay_I_1 <= "00000000000000";
  delay_I_2 <= "00000000000000";
  delay_I_3 <= "00000000000000";
else
  delay_I_3 <= delay_I_2;
  delay_I_2 <= delay_I_1;
  delay_I_1 <= signal_I;
end if;
end process;

I_out_Reg <= delay_I_3;


Kann jemand helfen?

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Da fehlt ja auch ein Takt:
if(RST <= '0') then
  delay_I_1 <= "00000000000000";
  delay_I_2 <= "00000000000000";
  delay_I_3 <= "00000000000000";
else   ------------- hier sollte wohl ein Takt rein....
  delay_I_3 <= delay_I_2;
  delay_I_2 <= delay_I_1;
  delay_I_1 <= signal_I;
end if;

Autor: Reto B. (schnuber)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
räusper... TEST,TEST

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.