Forum: FPGA, VHDL & Co. Zwischenspeicher mit 2 FSM oder doch FIFO o.ä....?!?


von Tom (Gast)


Lesenswert?

Hallo zusammen,

ich hätte da nochmals ein Problem, weswegen ich für Anregungen und Tips
aus dem Forum sehr dankbar bin, da ich seit knapp 2 Tagen irgendwie
nicht mehr so richtig durchblicke...!!

Im eigentlichen Sinne bräuchte ich eine Art Zwischenspeicher, auf
dessen Eingangsport mit jeweils einem Takt ein Datenframe eingelesen
wird, auf einen zweiten Datenframe gewartet wird und beide dann zu
einem Ausgangsdatenframe verkettet werden. Am Ausgangsport werden die
Daten vom MSB des ersten Datenframes an nach einem Freigabetakt
seriell mit einer Clock ausgelesen , während am Eingang wieder ein
neues 1.Datenwort ansteht....

Meine erste Idee wäre eine Realisierung mit zwei Statemachines. Die
erste SM verpackt die 2 DW zusammen zu dem Ausgangsframe (2 Zustände,
die mit der Einlesefreigabe (Takt) arbeitet), während die 2 SM die
Daten nach einem Freigabetakt mit einer bestimmten Clock seriell
ausliest....

Meine Frage an das Forum ist jetzt, ob das eine sinnvolle Realisierung
ist, oder ob es bessere Lösungsansätze gibt?!?

Gruß
Tom

von ope (Gast)


Lesenswert?

ein nachladbarer Zähler wäre auch eine Möglichkeit.

Viele Grüße
Olaf

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.