Hallo, wie ist es eigentlich mit dem Copyright wenn man einen CPU Core in VHDL schreibt der kompatibel zu einem vorhandenen Prozessor ist um vorhandene Tools (Assembler, Compiler, usw.) benutzen zu können ? Wenn man diese nur selbst benutzt spielt das sicher keine Rolle, aber dürfte man den auch veröffentlichen oder sogar verkaufen ? Das Instruction Set ist ja schließlich auch ein Teil vom CPU Design, ist das auch geschützt ? Andreas
ISA kan nicht direkt geschutzt sein, nur die implementation oder irgendwelche spezial techniken, die frage ist jedoch ganz kompliziert :( um welchen processor geht es? Ich kann sagen was/ob passiert :) Xilinx: hat gesagt opensource microblaze/picoblaze ist egal Altera: opensource NIOS ist ok, aber mir wollten sie den vekauf von NIOS-II compatible core untersagen ARM ist scharf auf anwalten, die meisten rest sollte es relative egal sein was du machst Antti
Hallo, ich dachte an den Microblaze von Xilinx, dafür gibt es bereits alle GNU-Tools (as, cpp, c++, usw.). Man muß also nicht alles neu erfinden. Am Microblaze selbst stört mich daß es die Sourcen nicht frei gibt, außerdem verbraucht er recht viel Block RAM, das benötige ich aber für andere Dinge. In der Evaluation Version vom EDK kann man jedenfalls kein Design ohne Block RAM erstellen (min. 8k). Es gibt zwar auch beim Microblaze einige Design Details die ich gern anders lösen würde, aber von allen IP Cores scheint er mir am bsten für kleine FPGAs geeignet. Andreas
wie gesagt www.opencores.org da gibt es microblaze clone aber es ist nicht voll oder getestet, ich habe damit ein bishen was getan, ein paar assembler programme in Altera ACEx getestet :) MSP430 clone ist vielleicht besser(opensource verfugbar!), dafur gibt es auch tools Antti
Warum sollte das eine Copyrightverletzung sein? Du darfst jede Geschichte mit genau der selben Handlung wie das Orginal neu schreiben; du darfst nur nicht den selben Wortlaut verwenden. Das Urherberrecht macht keinen Unterschied zwischen einem Buches und einem Quellcode. Ich bezweifle, dass das Zuordnen von Bitkombinationen zu Ausführungsschritten etwas Schutzwürdiges im Sinne des Urheberrechtes sein soll. Es steck schließlich keine schöpferische Tätigkeit dahinter. Das dein Endprodukt eben codecompatibel ist, das kann dir wohl kaum jemand verbieten. Aber es muss DEIN Werk sein! Ab- oder Umschreiben darfst du es nicht. Gruss Henrik
Hey Antti, kannst du mir einen Link auf den MSP420 Clone ip-core geben. Bis jetzt kannte ich den noch nicht. Mein Ansatz war eher AVR. Dafür gibt es auch viele freie Tools. Gruß Max
Hallo, mein aktueller Ansatz ist ein Teil vom Microblaze selbst zu schreiben. Das hat den Vorteil daß ich einige Tools (zumindest den Assembler) benutzen kann und nur die Funktionen implementieren muß die ich wirklich benötige. Die meisten IP Cores sind leider nur 8 oder 16 bit CPUs, damit ist es recht umständlich 1MB RAM zu benutzen. Die 32 bit Cores benötigen leider alle jede Menge Ressoucen, dazu kommt dann noch die notwendige Peripherie (Busse, IO). Ich habe schon einige Testprojekte mit dem Microblaze im Xilinx EDK erstellt. Dabei habe ich das Problem daß ich zwar im EDK wunderschöne Basis Systeme erstellen kann, jedoch diese dann im ISE nicht zusammen mit den restlichen System Teilen bearbeiten kann. Wenn ich so ein Basis System im EDK erstelle sehe ich noch nicht mal wie viele Ressourcen benötigt werden. Ich möchte gern den 1MB SRAM auf meinem Board als VGA und gleichzeitig als CPU Memory (Instructionen + Daten) benutzen. Es gibt zwar im EDK mindestens 1000 verschiedenen Versionen von OPB, PLB, LMB, FSL, XCL, usw. Buss Systemen, aber wie ich diese so verbinden kann daß die CPU einen gemeinsamen Instruction und Daten RAM benutzt und diesen mit dem VGA Controller teilt habe ich noch nicht herausgefunden. Als Ergebnis vom EDK bekomme ich dann ca. 20 Files die alle nur Wrapper für irgendwelche Library Module sind. In allen vom EDK erstellten Files stehen gleich mehrere Copyrights von Xilinx und IBM, d.h. man kann so ein Projekt nie veröffentlichen. Wenn ich das im ISE Webpack erstelle würde ich ganz einfach einen Adress Decoder für RAM/IO sowie ein enable Flag für den Zugriff von CPU / VGA benutzen. Das sind nur wenigen Zeilen VHDL im Vergleich zu den Unmengen die das EDK dafür produziert. Wie macht Ihr sowas ? Erstellt Ihr eure IP Systeme mit dem Xilinx EDK oder lieber selbst im ISE Webpack ? Kann man so ein System ohne Sourcen für den Microblaze und den OPB dann im Modelsim debuggen ? Andreas
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.