www.mikrocontroller.net

Forum: FPGA, VHDL & Co. PLL-Input


Autor: Markus Brenner (elektronik-bastler)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Zusammen,

ich hätte ein paar Fragen zu den PLL-Inputs eines FPGA, die ich noch
nicht ganz verstehe.
Was genau kann man mit diesem PLL-Eingang anstellen?
Kann man einen Oszillator an diesen anschliessen um intern eine
vielfache Frequenz des aussen beschalteten Oszillators zu erlangen?
Was hat dies für einen Einfluss auf die Gatterlaufzeiten?

Kann ich mehrere PLL-Eingänge mit verschiedenen Takten belegen und
dabei die intern ablaufenden Prozesse jeweils von einem anderen Takt
bestimmen?
Wenn ihr eine gute Seite kenn, auf der mir weitergeholfen werden kann
mit noch mehr Hintergrundinformationen und einem Einführungsbeispiel,
würde ich mich sehr freuen.

Danke für eure Antworten.

Autor: Jörn Kaipf (joern)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
An den PLL Eingang wird normalerweise ein Taktsignal angeschlossen, das
auf ein PLL geht. Mit der PLL ist es mögoch die Taktfrequenz zu
vervielfachen oder runterteilen. Außerdem ist es möglich einen
Phasenversatz zwischen zwei Takten zu erzeugen. (Angaben bezogen auf
PLLs in Altera Bausteinen (S2 und C2).

Gruß Jörn

Ansonsten: Handbuch des FPGAs lesen ;)

Autor: FPGA-User (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
der PLL-Eingang am FPGA ist praktisch der Referenz-Eingang
des Phasen/Freq-Detektors. Intern arbeitet ein VCO, dessen
Ausgang über einen Teiler m bereits mit dem 2. Eingang
des Phasen/Freq.-Detektors verbunden ist.
Wie schon gesagt lässt sich ein ext. Takt damit um den
Faktor m/n verändern, wobei m und n einstellbar sind.
Evt. kommen noch weitere Faktoren hinzu.

Außerdem können Takte mit festem Phasenversatz generiert
werden, was manchmal sehr sinnvoll ist.

Dabei gibt es lustige Einschränkungen zu beachten, z.B. muss
die Referenzfrequenz in einem best. Bereich liegen, darf
evt. nicht zu stark jittern und man kann z.B. im Cyclone II
von ALTERA keine PLLs intern kaskadieren, da jede der PLLs
im FPGA nur von einem ext. Pin getrieben werden kann.

Trotzdem eine sehr nützliche Funktion. Die internen Gatter-
laufzeiten ändern sich nicht, aber die Clock-to-output Zeiten
an den I/O-FFs verbessern sich meist durch den Einsatz einer
PLL oder DLL (DLL nur bei XILINX)

Zur Anwendung gibts massenhaft Dokus bei den FPGA-Herstellern

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.