Hallo, Ist es eigentlich gängig dass man eine Durchkontaktierung direkt am Loch eines IC-Beinchens setzt ? Dadurch könnte man sich ja eigentlich Platz auf der Platine sparen. Muss man aber da beim Löten aufpassen bzw. muss man einen bestimmten Via-Durchmesser benutzen ? Sind das eigentlich Nieten oder etwas anderes ? Ich meinte bei Bilex etwas von Verzinnung der Lochflanken oder sowas gelesen zu haben.
H-G S. schrieb: > am Loch eines IC-Beinchens Evtl. verstehe ich dich jetzt falsch, aber wenn ein IC-Beinchen ein Loch hat, dann verwendest du doch THT Bauteile. Da ist dann doch das "Loch" das Via...
Niete gibt es nur im Hobbybereich, professionell erstellte Platinen werden chemisch und galvanisch durchkontaktiert. Damit ist der Durchmesser vollkommen frei wählbar. (in gewissen Grenzen, die Löcher müssen ja von Film überdeckt werden können) Bei SMD solltest du kein Via ins Pad machen, da dadurch das Lot beim Löten abgesaugt wird.
Ich meinte natürlich das Loch in der Platine wo das IC-Beinchen durchgesteckt wird. Kann man da bedenkenlos Löten wenn es chemisch durchkontaktiert ist oder kann es Probleme geben ?
Bei prof. Platinen sind die THT Pads auf beiden Seiten miteinander verbunden, du kannst also auf beiden Seiteb Leiterbahnen anschließen. Dss ist auch kein Problem beim Löten, nach der Galvanik ist eine Kupferhülse mit ca. 15-20um in der Bohrung die perdekt mit der Leiterbahn verbunden ist. Probleme kann es nur bei schlechter Fertigung geben (löst sicht ab), oder wenn du kleine Vias beidseitig lackierst und damit evtl. Luft oder Reste aus der Fertigung einschließt die dann vor sich hin oxidieren.
Tr schrieb: > ...oder wenn du kleine Vias beidseitig lackierst und damit evtl. Luft oder > Reste aus der Fertigung einschließt die dann vor sich hin oxidieren. so etwas wird vom Fertiger aber erkannt und in der CAM abgeändert (Esseidenn es ist irgendeine Hinterhofklitsche, die die Daten ungeprüft in die Fertigung schiebt) Normalerweise wird der Lötstoplack mindestens auf einer Seite auf einen etwas kleineren Durchmesser als die Lochgröße ist, geöffnet, wodurch der Lack in der Hülse ausbelichtet und entfernt wird während der Restring von selbigem bedeckt ist. -> Sieht man nur unter dem Mikroskop.
Christian B. schrieb: > wodurch der > Lack in der Hülse ausbelichtet und entfernt wird Das ist totaler Unsinn. Belichtungseinrichtungen, die die Via-Wandung belichten können gibt es nicht. Ganz abgesehen davon gibt es Abermillionen funktionierender Leiterplattem mit abgedeckten Vias. Mit offenen Vias natürlich auch. Offensichtlich ist das bei korrekter Fertigung ohne Bedeutung. Georg
Christian B. schrieb: > Bei SMD solltest du kein Via ins Pad machen, da dadurch das Lot beim > Löten abgesaugt wird. Plugging funktioniert mittlerweile sehr gut
Georg schrieb: > Das ist totaler Unsinn. Belichtungseinrichtungen, die die Via-Wandung > belichten können gibt es nicht. > > Ganz abgesehen davon gibt es Abermillionen funktionierender > Leiterplattem mit abgedeckten Vias. Mit offenen Vias natürlich auch. > Offensichtlich ist das bei korrekter Fertigung ohne Bedeutung. Ahja. Natürlich gibt es gefüllte Löcher, allerdings normalerweise nicht mit Löststoplack sondern mit einem speziellen Lack, welcher nach dem Fertigungsvorgang des Löststops aufgebracht wird, z.B. mittels Siebdruck um z.B. ein Handling der Platine mit Vakuumgreifern zu ermöglichen. Die Via Wandung muss ja auch nicht belichtet werden, es geht doch nicht darum, daß die Wandung des Vias keinen Lack abbekommt sondern darum, daß das Via generell geöffnet bleibt um keine Chemikalienreste aus der Fertigung oder Luft in selbigem einzuschließen, was dann wiederum zu einem Frühausfall der Vias führen kann. Daher muss ein Via wenigstens einseitig geöffnet sein. Außerdem ist der Lötstoplack nicht sehr stabil, wenn er Löcher überdeckt, da gibt es somit dann die Gefahr, daß beim Löten an sich im Via verbliebene und dann eingeschlossene Luftreste den Lack absprengen.
Christian B. schrieb: > Bei SMD solltest du kein Via ins Pad machen, da dadurch das Lot beim > Löten abgesaugt wird. Geht schon. Man sollte nur das Pad in den Pastendaten manuell um 3-4% größer machen, um den Lotverlust durch die via auszugleichen. Außerdem, wenn es nötig, ist, gleich bei allen Beinchen des ICs machen, damit sich nicht das eine Bein anders verhält. Bei BGA bleibt einen eh nix anderes Übrig als Vias in Pads...
Bei BGA und Via im Pad handelt es sich aber normalerweise um Microvias, die sind da eher unkritisch, da besteht eher die Gefahr, daß das Lot weggesprengt, nicht so sehr die, daß es abgesaugt wird. Wenn ich den Platz habe, alle IC Pads 3-4% größer zu machen, dann hab ich auch den Platz das Via neben das Pad zu setzen ohne Lötfehler zu riskieren. Nochzumal das auch nichts nützt. Wenn ich einen hochpoligen IC habe, wo ich auf allen Pads ein erhöhtes Lotdepot habe, schwimmt der IC auf eben diesem auf, dann kann er genauso das eine Pad, wo das Lötzinn durchs via abgesaugt wird, mit Lötfehler haben. Oder ich bekome die Lötfehler durch zinnbrücken die entstehen weil Lotreste auf der Platine herumvagabundieren. Es ist einfach Murks den man vermeiden sollte, wenn man kann. Wenn unbedingt Via in Pad dann entweder gepluggt (aber nicht mit Lötstoplack sondern richtig) oder Microvia, im Zweifel ebenfalls gefüllt um das Zinnabsprengen zu vermeiden. (besonders problematisch bei großen Microvias (Groß im Verhältnis zum Pad) in kleinen Pads)
:
Bearbeitet durch User
Christian B. schrieb: > wodurch der > Lack in der Hülse ausbelichtet Christian B. schrieb: > Die Via Wandung muss ja auch nicht belichtet werden Das hat schon Gauland-Qualität. Nach einer Falschaussage solange rumfaseln bis keiner mehr weiss worum es ging. Georg
Ganz einfach, für dich nochmal zum Mitmeisseln: Üblicherweise werden die LP im Vorhanggießverfahren auf einer Durchlaufanlage beidseitig komplett mit Lötstopplack beschichtet und vorgetrocknet. Da der Lack aber schlecht Löcher überspannen kann (Da er möglichst niedrig viskos eingestellt ist um sich möglichst eng an die Leiterzugkanten anzuschmiegen, aber nicht zu flüssig, um sicherzustellen, daß auch noch etwas Lötstoplack auf einer dünnen Leiterbahn verbleibt) ist die eingetragene Menge Lötstoplack in einem Via nicht gleich, dementsprechend auch nicht die Menge des darin eingeschlossenen Mediums, egal ob das eine Chemikalie aus dem vorangegangen Prozessschritt war (was in der Regel das Entfernen des Zinnresists der Galvanik gewesen sein dürfte) oder einfach nur Luft. Aus diesem Grund wird der in das Loch gekrochene Lötstopplack ebenfalls beim Belichten abgedeckt, sodaß er sich im nachfolgenden Entwicklerbad herauswaschen lässt. Dabei kommt es nicht drauf an, ob die Hülsenwandung vollkommen vom Lötstoplack frei gewaschen wurde sondern vielmehr darauf, daß ein offener Kanal durch die Platine entsteht. Danach wird der Lack fertig getrocknet und ist nachher praktisch nur noch mechanisch zu entfernen. Ich hoffe, es ist nun verständlicher. Üblicherweise macht man die Lötstopplacköffnung 50µm umlaufend kleiner als das Via selbst ist, damit kann man sicherstellen, daß der Restring abgedeckt ist, das Via aber geöffnet bleibt. Die einzigen Vias die meines Wissens mit Lack geflutet werden (wenn sie nicht schon mit kupfer zugewachsen sind) sind Lasermicrovias.
Er meint wahrscheinlich den Lack, der über dem Via-Loch liegt bzw. im Loch ist. So dass als Ergebnis der Lack genau bis zum Via-Rand reicht. Nicht darüber hinweg (als Deckel oder Pfropfen), und auch kein freiliegender Kupfer-Rand stehenbleibt.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.