LTSpice Simulation H brücken Treiber

[G.S (Gast)]

auf dem weg zu einem BLDC controller arbeite ich gerade an einem 
halbbrücken Treiber. Im moment probiere ich ein wenig mit dem LTC4449 
rum um das verhalten so einer schaltung verstehen und anpassen zu 
können. Im anhang habe ich einmal die schaltung und ein Diagram 
reingepackt. Ich bin nicht ganz zufrieden mit den einzelnen 
Spannungsverläufen. Die spannungen für die Gates (blau und rot) haben 
eine kleine totzeit um einen shoot trough zu verhindern. Jetzt wundert 
mich aber, dass der LS FET trotzdem zur selben zeit schaltet wie der HS 
FET (türkis und rot) wodurch es dann trotzdem zu einer stromspitze von 
ca 6A oder so kommt. Ich kann mir nicht erklären wieso der LS so spät 
sperrt obwohl die Gate spannung schon eine ganze weile vorher auf low 
geht.

[voltwide (Gast)]

Mit dem scope kannst Du üblicherweise nur Spannungen messen.
Bei induktiver Last kann aber die Spannung sehr wohl kippen, bevor die 
MOSFETs der Gegenrichtung durchschalten.
Und auch eine Stromspitze ist noch kein eindeutiger Beweis für 
cross-conduction.
Sie kann nämlich durchaus den Umladeströmen der nicht unerheblichen 
interen Kapazitäten der MOSFETs geschuldet sein.
Das sicher auseinanderzuhalten, ist messtechnisch nicht so einfach.
Und deswegen messe ich lieber mit einem Thermometer an den fraglichen 
MOSFETs.

[G.S (Gast)]

Also weglassen der Induktivität ändert nichts, scheint also damit nichts 
zu tu zu haben. Ich habe da zwar keine ausreichende Erfahrung, aber bei 
einem strom von 60mOhm durch die Last sind 5A-6A Stromspitzen aufgrund 
von internen Kapazitäten meiner meinung nach doch ein wenig zu hoch.

Es ist ja auf dem Diagramm zu erkennen dass beide FETs zur selben zeit 
schalten. Wie kann das denn sein wenn die Steuerspannungen sich zu 
verschiedenen Zeiten ändern. Das ist ja genau das was mit dem LTC4449 
verhindert werden soll

[Achim S. (Gast)]

G.S schrieb:
> Es ist ja auf dem Diagramm zu erkennen dass beide FETs zur selben zeit
> schalten.

Woran machst du fest, dass sie gleichzeitig schalten? An U_GS nicht, 
denn die sind nie gleichzeit über der Schwelle. Und Stromfluss geht auch 
durch den gesperrten Kondensator (kapazitiv halt).

G.S schrieb:
> sind 5A-6A Stromspitzen aufgrund
> von internen Kapazitäten meiner meinung nach doch ein wenig zu hoch.

die 5A fließen nur ein paar ns - insgesamt hat der Strompuls vielleicht 
ein Integral von ~15nC. Damit lädst du die Ausgangskapazität des 
gesperrten FETs um: bei 18V Spannungssprung entsprechen 15nC einer 
Ausgangskapazität von 0,8nF - das passt du zu deinen FETs, oder?

Der Strom ist deshalb so groß, weil der jeweils andere FET so schnell 
anschaltet - langsamere FETs würden den Ladestrom einfach über einen 
größeren Zeitbereich verteilen.

[G.S (Gast)]

Achim S. schrieb:
> Woran machst du fest, dass sie gleichzeitig schalten? An U_GS nicht,
> denn die sind nie gleichzeit über der Schwelle. Und Stromfluss geht auch
> durch den gesperrten Kondensator (kapazitiv halt).

Naja, die beiden Spannungen V(low1) und V(l1) welche die spannungen über 
den FETs sind haben zum selben Zeitpunkt 9V Spannungsabfall. Bedeutet 
für mich, dass beide gleich offen sind oder sehe ich das falsch?

Kannst du etwas genauer erklären wieso der Strom durch den Kondensator 
fließt?



> G.S schrieb:
>> sind 5A-6A Stromspitzen aufgrund
>> von internen Kapazitäten meiner meinung nach doch ein wenig zu hoch.
>
> die 5A fließen nur ein paar ns - insgesamt hat der Strompuls vielleicht
> ein Integral von ~15nC. Damit lädst du die Ausgangskapazität des
> gesperrten FETs um: bei 18V Spannungssprung entsprechen 15nC einer
> Ausgangskapazität von 0,8nF - das passt du zu deinen FETs, oder?

lässt sich das integral bei LTspice irgendwie berechnen? würde jetzt 
anhand des diagramms oben eher auf 2,1nF schätzen.
Habe jetzt angenommen dass der Puls 14ns lang ist und da 
durchschnittlich 2,7A fliessen

[Mark S. (voltwide)]

Die Leistung über der zeit, und damit auch Leistungsspitzen, kannst Du 
einfach darstellen mit einer Spur in der Art
V(R1)*I(R1)

[Achim S. (Gast)]

G.S schrieb:
> die beiden Spannungen V(low1) und V(l1) welche die spannungen über
> den FETs sind haben zum selben Zeitpunkt 9V Spannungsabfall.

Was genau heißt "Spannung über den FETs"?

V(low1) ist die Gate-Source Spannung U_GS des unteren FETs. V(l1) ist 
seine Drain-Source Spannung U_DS. V(low1) ist zu keinem einzigen 
Zeitpunkt über 9V (weil der Treiber nur mit 6V versorgt wird).

Sicher gibt es einen Zeitpunkt, an dem V(low1) über der Schwelle liegt 
und das Drain trotzdem noch bei etwas höheren Spannung ist: das ist der 
Zeitpunkt unmittelbar nach dem Anschalten des unteren FETs, in dem die 
parasitären Kapazitäten noch nicht entladen sind und die U_DS (bzw. 
V_l1) deshalb noch nicht auf sehr kleine Werte abgesunken ist.

G.S schrieb:
> Kannst du etwas genauer erklären wieso der Strom durch den Kondensator
> fließt?

Weil (siehe im Anhang meinen Ausschnitt aus deiner Simu) die 
Drain-Source Spannung von 0V auf 18V ansteigt. Die Spannung an der 
Drain-Kapazität des unteren FETs ist deshalb nicht konstant, und der 
Strom durch die Drain-Kapzität ist i=C*du/dt. Die Gate-Source Spannung 
des unteren FETs ist zu diesem Zeitpunkt schon lange unter der 
Schwellspannung (der FET sperrt also schon, aber trotzdem fließt noch 
kapazitv Strom durch ihn wenn seine Ausgangskapazität aufgeladen wird).

G.S schrieb:
> lässt sich das integral bei LTspice irgendwie berechnen? würde jetzt
> anhand des diagramms oben eher auf 2,1nF schätzen.

ok, ich hab es jetzt nur pi mal Daumen abgeschätzt. Dass der exakte 
Zahlenwert rauskommt kannst du eh nicht erwarten: Coss ist eine 
Kleinsignalgröße, die im Datenblatt bei U_DS=50V gemessen wird. Für 
kleinere Drain-Source Spannungen wächst die Ausgangskapazität.

Wenn man es genau integrieren will geht z.B. ein .measure befehl:

.meas charge integ Id(m2)  trig id(m2) val=0.5 rise=1 targ id(m2) 
val=0.5 fall=1

liefert die Ladung des Strompulses (vom Anstieg über 500mA bis zum 
Abfall unter 500mA. Im Logfile findest du das Ergebnis 32nC. Also eine 
parasitäre Kapazität von 1,7nF die um 18V aufgeladen wird.

[G.S (Gast)]

Ah ok macht soweit eigentlich sinn wobei ich eher gedacht habe der Strom 
durch die Kapazität ergibt sich durch die ansteuerung des HS FETs 
wodurch der Kondensator ja ladung verliert.


Ich hätte da noch eine Frage zu dem .meas befehl. Wo bzw. wie verwende 
ich ihn?

[Achim S. (Gast)]

G.S schrieb:
> wobei ich eher gedacht habe der Strom
> durch die Kapazität ergibt sich durch die ansteuerung des HS FETs
> wodurch der Kondensator ja ladung verliert.

Welchen Kondensator meinst du? Die Ansteuerung des highside FETs 
belastet den Bootstrap-Kondensator. Aber der Puls auf ID(M2) fließt 
durch die parasitäre Kapazität des lowside-FETs (nicht durch einen 
"offiziellen" Kondensator in der Schaltung).

G.S schrieb:
> Ich hätte da noch eine Frage zu dem .meas befehl. Wo bzw. wie verwende
> ich ihn?

du platzierst die oben beschriebene Spice-Anweisung auf deiner 
"Schaltung". (einfach die S-Taste drücken oder Edit->Spice Directive und 
dort den Text hineinkopieren). Dann startest du die Simulation und nach 
ihrem Ablauf schaust du im Logfile (öffnen mit Ctrl-L) nach dem 
Ergebnis.

Detail-Infos findest du in der Online-Hilfe (F1 drücken und nach 
.measure suchen).