Vivado / ILA Core / Out Port analysieren

[Björn R. (doerben)]

Hey Leute,

ich würde gerne über den ILA Core von Vivado alle meine Top-Level Ports 
"debuggen". Problem ist jedoch das der bei "OUT" Ports meckert.
Vivado schlägt vor "InOut" Ports zu verwenden aber das möchte ich 
irgendwie nicht. (Beitrag "VHDL InOut Ports")

Welche Möglichkeit habe ich nun die Ports im ILA Core anzuschauen ?

z.B sendet eine Entity einen Puls für einen ADC - dort würde ich gerne 
abseits der Simulation mal die Abstände messen.

oder ADC Werte >>> Berechnungen >>>> Ausgabe  - die Rechenschritte sind 
bekannt und klappen auch in der Simulation , nur wie kann ich die jetzt 
im laufenden Betrieb analysieren? Denn die Ausgabe sind ja auch "Out" 
Ports.

Vielleicht habt ihr ja eine kleine Denkstütze für mich.

LG
Björn

[Christian R. (supachris)]

Geht außer mit inout nur über Signale, mit denen du im Top Level die 
Module mit den Ports (und dem ila) verbindest.

[Björn R. (doerben)]

Was auf der Hand liegt sieht man meistens nicht.
Klappt wunderbar mit Signalen =)

Danke

LG

[FPGA-Entwickler de Luxe (Gast)]

Den richtigen output Port hat man damit aber nicht, wie Du weisst (?)