Ich verzweifel gerade an meinem PCB das ich von OSH-Park bekommen habe. Kann es sein, dass sie die GND-Plane vergessen haben oder irre ich mich? Auf ihrer Website sieht es so aus, als wäre sie da. Beim fertigen PCB das ich vor mir habe, siehts so aus, als würde sie fehlen.
Angehängte Dateien:
-
OSH_Park_PCB.png
530 KB -
OSH_Park_PCB_02.png
70 KB
:
Verschoben durch User
Was willst du da verzweifeln. Sie fehlt! Allgemein sieht es nach eher schlechter Qualität aus. Das kenne ich anders vom OSHPark... aber wir kennen ja auch deine Boardsettings nicht. VG
Rene K. schrieb: > Na prüf doch mal durch?! Zwischen den GND-Punkten gibt es keine Verbindung. Ich dachte erst, vllt. liegts an meinem Layout. Dann ist mir aufgefallen, dass gar keine GND-Plane da ist. Basti schrieb: > Was willst du da verzweifeln. Sie fehlt! Ich frag mich nur, wie man die vergessen kann wenn es im Online-Viewer angezeigt wird?
In welchem Datenformat haste es hingeschickt? Bei Gerber sollte sowas nicht passieren, aber bei Eagle und Konsorten kann man Polygone ja ausblenden (und die werden dann ggf. auch nicht gefertigt)...
Spartaner schrieb: > In welchem Datenformat haste es hingeschickt? Als Gerber aus CircuitMaker exportiert.
Top Layer ist geflutet. Bottom Layer ist ohne GND "Füllung" Reklamieren. Was ist das für ein komisches format? Ich denke: Da hat ein Schlaumeier deine übergroße GND fläche einfach gelöscht... Hast du ein Size-Data mitgeliefert? Freundliche Grüße, Richard
:
Bearbeitet durch User
Richard B. schrieb: > Bottom Layer ist ohne GND "Füllung" Ja, da bin ich dran Schuld. Man könnte auf Bottom natürlich noch eine GND Füllung hinzufügen, hab ich bis jetzt aber nicht gebraucht. Richard B. schrieb: > Hast du ein Size-Data mitgeliefert? Man kann in CircuitMaker die PCB-Größe festlegen, anscheinend erkennt das der Online-Viewer. Richard B. schrieb: > Was ist das für ein komisches format? Ich weiß nicht ^^ Das war meine spontane Anordnung, ich hab nicht viel Ahnung vom Layouten. Richard B. schrieb: > Reklamieren. Okay, schade, dass ich nun nochmal 2 Wochen warten muss :(
Was mich wundert ist der Offset vom Lötstopp. Da bin ich von OHS besseres gewohnt... die bauen wohl ab?
Basti schrieb: > Was mich wundert ist der Offset vom Lötstopp. Da bin ich von OHS > besseres gewohnt... die bauen wohl ab? Das ist nur bei der einen Platine so, die anderen zwei sind in Punkto Lötstopp besser, allerdings fehlen da auch die GND-Flächen. Vom Preis her kann man nichts sagen (~3.6€ für 3 Platinen inkl. Versand). Ist für mich von der Abrechnung her eigentlich besser, da ich nicht wirklich 10 Platinen pro Projekt brauche, wie es das ja bei den meisten Anbietern gibt.
:
Bearbeitet durch User
Max M. schrieb: >> Was ist das für ein komisches format? Ich meinte, warum ist dein Top Layer so groß (Dimension-Layer)? Das war IMHO der Grund für die Löschung. Löschen sollte man halt auch nur mit "Gehirn" ... Die hätten dich IHMO fragen sollen, statt einfach die ganze Fläche zu löschen. Jetzt hängen deine Bauteile (C1,C2,C3,C4,C5,R9 und der Regler) in der Luft und du hast kein GND Pin. Diese Platine ist für den Eimer.
Deine Gerberdaten sehen aber auch nicht gut aus. a) in .Outline werden die 2 Pinheader quasi aus dem Board ausgeschnitten. b) in .GTL ist bei meinem Viewer nur ein großes Kupferquadrat zu sehen. Ich vermute du hast vergessen vor dem Gerber-Export das GND polygon zu rendern. c) was sollen die Quadrate an den Ecken des ICs?
:
Bearbeitet durch User
Joe F. schrieb: > Ich vermute du hast vergessen vor dem Gerber-Export das GND polygon zu > rendern. Würde ich auch vermuten. Ein seriöser Leiterplattenhersteller merkt aber dass irgendwas mit den Daten nicht stimmt (Welchen Sinn hätten sonst die DuKo)und meldet sich dann bei dir.
Angehängte Dateien:
-
Top_Layer.png
21 KB
Joe hat Recht. Spätestens beim ausschneiden wäre deine Platine unbrauchbar.
:
Bearbeitet durch User
Basti schrieb: > Was mich wundert ist der Offset vom Lötstopp. Da bin ich von OHS > besseres gewohnt... die bauen wohl ab? Ja, die letzten Platinen kamen auch nicht mehr mit diesen kleinen Überhängen, sondern halt jetzt komplett mit Steg. Jetzt muss man auf JEDEN FALL zur Feile greifen. Schade, fande das bisher eigentlich ganz gut.
Richard B. schrieb: > Ich meinte, warum ist dein Top Layer so groß (Dimension-Layer)? > Das war IMHO der Grund für die Löschung. Im Entwicklungsprozess hab ich den einfach beliebig groß gezogen damit er erstmal alle Bauteile umfasst. Da ich auch regelmäßig mit dem Online-Viewer von OSH-Park getestet habe, ob das soweit passt (und da der Outline-Layer auch erkannt wurde) hab ich es so gelassen. Joe F. schrieb: > a) in .Outline werden die 2 Pinheader quasi aus dem Board > ausgeschnitten. Das liegt anscheinend an den Bauteilen, die ich verwendet habe jedoch von einem anderen erstellt wurden (man kann Bauteile aus einem großen, von der Community angelegten Pool benutzen).
Max M. schrieb: > Das liegt anscheinend an den Bauteilen, die ich verwendet habe jedoch > von einem anderen erstellt wurden (man kann Bauteile aus einem großen, > von der Community angelegten Pool benutzen). Ja toll. Natürlich kann man die benutzen, aber was nützt dir das, wenn die mistig sind und du nicht prüfst, ob die in Ordnung sind. Da kann man leicht auf die Nase fallen. 3.60€ Lehrgeld sind noch günstig für diese Erkenntnis.
Wolfgang schrieb: > 3.60€ Lehrgeld sind noch günstig für diese Erkenntnis. Das Problem liegt nicht an diesen von mir verwendeten Bauteilen sondern daran, dass OSH-Park gemeint hat, meine GND-Fläche löschen zu müssen. Außerdem ist es teilweise echt mühselig, jedes einzelne Bauteil selber zu erstellen, vor allem wenn man genau auf die Abmessungen achten muss und CircuitMaker (genauso wenig wie Eagle) sind wahrlich keine CAD-Programme (sprich: es ist sehr zeitaufwändig). Den QFN-Controller Footprint hätte ich vllt. nach 4h Arbeit so hinbekommen (der war btw in Ordnung).
:
Bearbeitet durch User
Max M. schrieb: > Den QFN-Controller Footprint hätte ich vllt. nach 4h Arbeit so > hinbekommen Tu dir selber einen gefallen und sag das nicht deinem Chef.
Dennis X. schrieb: > Tu dir selber einen gefallen und sag das nicht deinem Chef. Das ist ein privates Projekt, da kann ich so viel Zeit versenken, wie ich will :) Ich habs probiert und hab nach 2.5h das halbfertige Bauteil wieder gelöscht. Es ist furchtbar solche mm kleinen Abstände zu malen, die Pads richtig zu dimensionieren. Dann fiel mir auf, dass sich diese Arbeit schon einmal jemand gemacht hat, mit mehr Erfolg und sogar mit 3D Model.
Der QFN Footprint ist aber auch sehr schlecht. Wie gesagt, die 4 verzinnten Pads an den Ecken machen keinen Sinn. Dazu kommt: der Lötstopplack ist sehr unglücklich definiert. Mit etwas Übung zeichnest du einen solchen Footprint in 10-15 Minuten.
:
Bearbeitet durch User
Joe F. schrieb: > Wie gesagt, die 4 verzinnten Pads an den Ecken machen keinen Sinn. Dann sind Pins des Controllers, die machen durchaus Sinn (siehe hier: http://www.digikey.de/product-detail/de/silicon-labs/EFM8BB10F2G-A-QFN20/336-3162-5-ND/5115719). Joe F. schrieb: > Mit etwas Übung zeichnest du einen solchen Footprint in 10-15 Minuten. Beim Lötstopplack fängts schon an, wie groß muss der sein? Und dann noch aus den unübersichtlichen Datenblättern die Breite der Pads ausrechnen. Gute Nachricht: OSH-Park ist bereit, mir nochmal PCBs ohne erneute Kosten zu schicken. Also guten Support haben sie damit schon mal.
:
Bearbeitet durch User
Max M. schrieb: > Gute Nachricht: OSH-Park ist bereit, mir nochmal PCBs ohne erneute > Kosten zu schicken. Also guten Support haben sie damit schon mal. Mein letztes board hatten sie ausversehen in 1mm produziert. Das zweite kam dran richtig, aber mit 70u Kupfer. Ich hab sie überredet mit einfach zig Wochen später alle neun zu schicken - das haben sie auch gemacht.
Max M. schrieb: > Joe F. schrieb: >> Wie gesagt, die 4 verzinnten Pads an den Ecken machen keinen Sinn. > > Dann sind Pins des Controllers, die machen durchaus Sinn (siehe hier: > http://www.digikey.de/product-detail/de/silicon-labs/EFM8BB10F2G-A-QFN20/336-3162-5-ND/5115719). > > Joe F. schrieb: >> Mit etwas Übung zeichnest du einen solchen Footprint in 10-15 Minuten. > > Beim Lötstopplack fängts schon an, wie groß muss der sein? Und dann noch > aus den unübersichtlichen Datenblättern die Breite der Pads ausrechnen. > wenn ich das von Dir verlinkte Bauteil nehme und auf Seite 41 des Datenblatt schaue sind sowohl Breite als auch Tiefe des Pads am Chip definiert. Und auf Seite 43 ist dann das entsprechend Pattern definiert. Mit allen Parametern. Das Pattern ist sogar in mm angegeben, also nicht einmal umrechnen von imperial nach metrisch ist nötig. Wg. Lötstoplack... hättest Du schlicht und einfach vorher OSH gefragt oder banal 0,1mm größer (also 0,05mm auf jeder Umlaufend) angenommen wäre es auch nicht fasch gewesen. iaw: die Ausrede, das Datenblatt sei verantwortlich warum Du Mistkübeldaten lieferst gilt nicht. MiWi
Max M. schrieb: > Gute Nachricht: OSH-Park ist bereit, mir nochmal PCBs ohne erneute > Kosten zu schicken. Also guten Support haben sie damit schon mal. Wenn die aber deine Stecker freilegen, nutzt dir diese Platine auch nichts.
Richard B. schrieb: > Wenn die aber deine Stecker freilegen, > nutzt dir diese Platine auch nichts. Das hab ich natürlich inzwischen korrigiert.
Max M. schrieb: > Es ist furchtbar solche mm kleinen Abstände zu malen, die Pads > richtig zu dimensionieren. Was verwendest du denn für Methoden. In Eagle z.B baust du einen Pin, stellst den Bauteilraster ein und hast dann ratzefatze alle Pins für den Chip maßgenau hinkopiert, ohne noch mal wieder an irgendwelche Maße denken zu müssen. Oder du nimmst einen Footprint Generator. Dann musst du fast nur noch die Angaben zum Footprint aus dem Datenblatt eingeben und das erzeugte Script generiert das Package. Beitrag "Re: SMD Footprints standardisiert?"
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.