Index-Zugriff bei Vektor (m downto n)

[vhtl (Gast)]

Hallo,

in meinem Code möchte ich dies hier machen (Konvertierung und Casting 
der übersichtlichkeit halber weggelassen):

signal a : std_logic_vector(15 downto 7);
signal i : std_logic_vector(3 downto 0);  // aber Wert >= 7 gilt immer
...
a <= IN;  -- 9 Bit Eingang
...
s <= a(i);

Dazu liefert mir Xilinx (wohl zu recht)

WARNING:Xst:790 - Index value(s) does not match array range, simulation mismatch.

Aber wird das auch falsch synthetisiert? Wenn nichts, was würde ein "out 
of bounds" hier bewirken?

Und welche Alternativen gibt es? Mir fällt

signal a : std_logic_vector(15 downto 0);
signal i : std_logic_vector(3 downto 0);  // aber Wert >= 7
a <= IN & "0000000";
s <= a(i);

ein, aber dann sind a(6 downto 0) konstant und werden herausoptimiert. 
Stimmt das Syntheseergebnis dann überhaupt noch?

Oder ich schreibe

signal a : std_logic_vector(8 downto 0);
signal i : std_logic_vector(3 downto 0);  // aber Wert >= 7
a <= IN;
s <= a(i - 7);

aber die Subtraktion kostet vielleicht zuviele Resourcen?

Was ist die optimale Lösung für dieses Problem?

[Sym (Gast)]

Nach 3x lesen habe ich verstanden, was du möchtest: Nämlich ein Bit aus 
dem Vektor a zurückgeben.
Das machst du am besten mit einer for-Schleife. Also:

s <= '0';
for k in 0 to a'length-1 loop
  if k = integer(unsigned(i)) then
    s <= a(k+a'low);
  end if;
end loop;

Wie du den Iterator wählst, bleibt dir überlassen (ob mit a'low to 
a'high, oder 0 to a'length-1).

[vhtl (Gast)]

Vielen Dank! An Schleifen habe ich mich nicht gewagt, da mir das 
Syntheseergebnis völlig unklar ist. Aber ich schaue mir das Ergebnis des 
Vorschlags mal genau an.

[Charles G. (Firma: Ingenieurbuero Gardiner) (cfgardiner)]

Ohne es auf die schnelle durch den compiler gejagt zu haben, so etwas 
ähnliches dürfte auch gehen:

Library IEEE;
Use IEEE.numeric_std.all;

Architecture ....
signal a : std_logic_vector(15 downto 7);
signal i : std_logic_vector(3 downto 0);  // aber Wert >= 7 gilt immer
...

a <= IN;  -- 9 Bit Eingang
...
process (a, i)
   variable v_sel : natural;
begin
   v_sel    := to_integer(unsigned(i));
   if (v_sel > 7) then
      s  <= a(v_sel);
   else
      s  <= a(7);
   end if;
end process;


Synthesetechnisch dürften zwei Muxen herauskommen eine 2-1 sowie ein 8-1 
in Kaskade.

[Duke Scarring (Gast)]

Sym schrieb:
> Das machst du am besten mit einer for-Schleife
Man kann es sich auch kompliziert machen, oder?
Warum nimmst Du nicht gleich i als Index für das Bit?

Bei mir funktioniert das:

    signal sel_int : integer range 7 to 15;

...

    sel_int <= to_integer( unsigned( sel));
    output  <= input( sel_int);

Damit läuft auch die Simulation erwartungsgemäß:

# Loading std.standard
# Loading std.textio(body)
# Loading ieee.std_logic_1164(body)
# Loading ieee.numeric_std(body)
# Loading work.index_tb(testbench)#1
# ** Note: index: 7-->'1'
# ** Note: index: 8-->'0'
# ** Note: index: 9-->'0'
# ** Note: index: 10-->'1'
# ** Note: index: 11-->'1'
# ** Note: index: 12-->'0'
# ** Note: index: 13-->'0'
# ** Note: index: 14-->'1'
# ** Note: index: 15-->'1'

Vollständiger Code (inkl. Testbench) im Anhang...

Duke