Forum: Mikrocontroller und Digitale Elektronik Clock-Divider


von Someone (Gast)


Lesenswert?

Ich habe einen Takt von 80 MHZ. Diesen möchte ich 1:2 teilen, d.h.
zusätzlich einen Takt von 40 MHZ erhalten.
Der Oszillator arbeitet mit 3,3V

Habe hier einen 3.3V ECL 1/2 Divider rumliegen, und würde gerne mal
wissen, ob ich mit disem meinen gewünschten Takt auch erhalten kann?
ECL kenne ich gar nicht!

von Patrick (Gast)


Lesenswert?

Hi Someone,

hat dein "3.3V ECL 1/2 Divider" auch einen Namen?

von Someone (Gast)


Lesenswert?


von Patrick (Gast)


Lesenswert?

Der sieht doch prima aus. wenn du ihn noch rumliegen hast, würde ich ihn
nehmen. (wenn du ihn extra kaufen müsstest, würde ich nach etwas
langsameren/preiswerteren suchen)

von A.K. (Gast)


Lesenswert?

Geht nicht. ECL-Logik verwendet völlig andere Signalpegel als TTL oder
CMOS.

von Someone (Gast)


Lesenswert?

Kennst du einen Baustein, mit dem ich meinen 1/2 clock (3,3V) bekommen
kann (80Mhz/2)?

von Christoph Kessler (db1uq) (Gast)


Lesenswert?

74AC74 oder 74AC4040 oder einer der Zähler 74AC16x
Reichelt hat kaum AC-Typen, aber den 74AC74 gibts für 12 Cent.
D-Eingang mit dem Q-Ausgang verbinden und schon teilt er durch 2.
Bei meinem Namensvetter www.kessler-electronic.de gibts noch mehr, auch
den 4040, der teilt bis 2 hoch 12

von Christoph Kessler (db1uq) (Gast)


Lesenswert?


von Patrick (Gast)


Lesenswert?

Someone,
du solltest uns vielleicht noch verraten, was du am Ende mit dem 40MHz
machen willst. Mit deinem Baustein kannst du spielend 80MHz halbieren.


A.K. Beitrag:
>Geht nicht. ECL-Logik verwendet völlig andere Signalpegel als TTL
>oder CMOS.
Geht schon in die richtige Richtung, ist aber ein wenig halbherzig.
(bei 3,3V hat man keinen TTL Pegel, sondern LVTTL).

Es kann aber gut sein, dass die Unterschiede im Signalpegel bei deiner
Anwendung nicht ins Gewicht fallen

von Someone (Gast)


Lesenswert?

Ich habe hier diesen gefunden.

http://www.farnell.com/datasheets/67071.pdf

Es ist ein Dual D-FF.
Ich brauche dann nur den einen D-FF.

Was macht man mit den nicht verwendeten PINS? Lässt man diese offen,
oder gen Masse anschließen?

@Patrick
Die 40MHz führe ich einem weiteren TTL-Baustein(3,3V) zu.

Danke für die schnellen und hilfreichen Antworten

von A.K. (Gast)


Lesenswert?

@Patrick: Der Input-Pegel passt schon wenn's sein muss. Aber hast du
dir mal den Output-Pegel angesehen? ECL arbeitet ungesättigt, das ist
aus Sicht von TTL, LVTTL oder CMOS nicht zu gebrauchen.

von Someone (Gast)


Lesenswert?

Müssen SD und CD für diesen Fall ständig auf High bleiben, oder sehe ich
es falsch?

von A.K. (Gast)


Lesenswert?

Wenn das wie hier ein Taktteiler werden soll, dann ist bei D-Flipflops
die Angabe zur maximalen Taktfrequenz an CP nicht wirklich hilfreich.
Weil dabei nämlich das Timing der Rückkopplung Q->D entscheiden ist (Q
propagation delay + D setup time). Das sind ca. 15nsec und daher ist
nicht erst bei 140MHz sondern schon bei gut 60MHz Schluss. Hilfreicher
sind da beispielsweise JK-Flipflops, oder asynchrone wie 4040.

von Someone (Gast)


Lesenswert?

Ich finde aber keine JK-FFs für mindestens 80MHz ! :(

von A.K. (Gast)


Lesenswert?

74AC109,112 mit min. 100MHz bei 5V.

von Someone (Gast)


Lesenswert?

@A.K.

74AC109 dieser ist leider kaum irgendwo zu bekommen!

Muss erst bestellt werden, und die Bestellung kostet das 50-fache!


Bist du dir sicher, dass es mit einem D-FF nicht klappt?
Ist da nicht ein Denkfehler?

von A.K. (Gast)


Lesenswert?

Welcher Denkfehler? Der D-Eingang muss ein paar nsec vor dem Takt stabil
sein, und der Ausgang hinkt dem Takt gut 10nsec hinterher. Damit ist die
Grenzfrequenz eines direkt rückgekoppelten D-FF gegeben.

Das gilt zwar auch für ein JK-FF und für einen asynchronen Teiler, aber
da ist diese Rückkopplung intern und damit etwas fixer.

Dummerweise landet man bei Nichteinhaltung der Setup/Hold-Time eines
Flipflops im Bereich der Metastabilität
(http://www.asic-world.com/tidbits/metastablity.html). Ausprobieren ist
also auch keine Lösung.

von Klaus (Gast)


Lesenswert?

Lieber A.K.

schon immer können D-Flipflop teilen, indem ihr /Q Ausgang auf D
zurückgeführt wird.
Und das machen die dann mit der max. Frequenz, welche im Datenblatt für
CP (Clk) definiert ist.

Diese max. Frequenz kann Spannungs- und Temperaturabhängig sein, je
nach Serie des Bauteils.
Aber gehen tut's und hat hier mit "Metastabil" noch nix zu tun.

von Christoph Kessler (db1uq) (Gast)


Lesenswert?

Hier gibts den 74AC4020 und 4040 oder auch 74AC109
http://www.kessler-electronic.de/grpdetail.asp?ID=7379989B0E48476A9B62E502C077EE47&PFAD=4,5,39,191,1322,19274
falls der Link nicht funktioniert
http://www.kessler-electronic.de/
PS: die sind mit mir nicht verwandt
Das mit der Verzögerung stimmt schon, aus Durchlaufverzögerung CP-Q und
Vorbereitungszeit des D-Eingangs ergibt sich die zulässige
Maximalfrequenz. Tatsächlich liegt sie deutlich darüber, das sind
minimale Angaben, oft mit kapazitiv belastetem Ausgnag gemessen.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.