Hallo, wie bekommt man das hin, dass der Schaltplaneditor im ispLEVER 5.1 beim Übrsetzen des Schaltplans in VHDL in einem Schematic/VHDL-Projekt immer die generics LIBRARY und USE mit in das VHDL File macht? Soll auf Arbeit damit einen MACHXO bechreiben, aber muss jedes Mal das selbst in das erzeugte VHDL-Modul schreibeb. Ist doch bekloppt. Ohne die beiden Zeilen kann ich keine Simulation machen, wenn ich so einfache Gatter usw. im Schaltplan verwende. Hat jemand einen Tipp? SP2 hab ich schon installiert. Ist die richtige ispLEVER-Version, nicht die Starter. Das nervt tierisch. (wie so vieles an der Software, wenn man XILINX gewohnt ist).
Hab mit Hilfe vom Lattice Support rausgefunden, dass das nichtmal was bringt. Die Schaltplansymbole, selbst für die einfachsten Gatter, sind eh nicht kompatibel zum MachXO. Also da fragt man sich doch ernsthaft. Jetzt muss ich den ganzen Rassel komplett in VHDL schreiben, Übersichtlichkeit adé. Hurra. Schade, dass XILINX keine Konkurrenz zum MachXO hat. Mit deren Software kann man wenigstens arbeiten. Schlimm sowas...
Huh? das hat die Lattice support mit geteilt?? Ich habe das selbe problem mit LatticeXP ich dachte ich bin voll blod, da all symbole G_xx im schematic einen synthese fehler brachten Ich schreine einen buch: "Mein erstes Flash-FPGA" (Lattice XP), und da will ich wie moeglich viele verschiedene anwendungsbeispiele ein bringen. naturlich hatte ich gedacht ein paar kleinere demos auch mit schematic zu machen Antti
Hier die Antwort im Lattice-Forum: http://www.latticesemi.com/forums/forum/messageview.cfm?catid=136&threadid=1589&enterthread=y Hoffen wir also auf kommende Versionen. Sobald ich wieder auf Arbeit bin, schreib ich den mal an, vielleicht bekommt man ja die LIB schon eher. Ist doch echt nicht zu fassen. Bei XILINX geht das problemlos. Ist manchmal viel übersichtlicher als nen VHDL Fragment.
danke, habe die forums auch gesucht, aber, naja mein problem ist ´ja mit XP nicht XO, aber vielleicht das selbe grund, und muss warten. ja das sch ist manchmal schon ubersichtlich, ich hatte den JTAGB primitve furs JTAG user command access mittels vhdl wrap in schematic symbol konvertiert, das war OK, aber sobald ich noch einen inverter in top sch dazu machte dann ging es schon nicht:( Antti
Ich kann mich mit der Lattice Software sowieso nicht anmfreunden, da geht vieles sehr viel schwieriger und umständlicher als bei XILINX, manches sogar gar nicht. Hab noch keine einzige Aktion gefunden, die da einfacher geht als im ISE.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.