www.mikrocontroller.net

Forum: FPGA, VHDL & Co. VHDL: SUBTYPE vereinbaren


Autor: hosch (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen,

ich hätte eine Frage bezüglich der Vereinbarung von SUBTYPES.
Ich habe einen Basistyp farbe:
TYPE farbe IS (schwarz, rot, blau, gelb, gruen, orange);

Ich möchte nun einen SUBTYPE von farbe erzeugen, der nur einzelne
Elemente (schwarz, rot und gruen) enthält. Geht das so:
SUBTYPE farbe_neu1 IS farbe(schwarz, rot, gruen); -- ????????


Eine alternative Lösung wäre es die Elemente anders anzuordnen:
TYPE farbe IS (schwarz, rot, gruen, blau, gelb, orange); -- umsortiert
SUBTYPE farbe_neu2 IS farbe RANGE schwarz TO gruen;

Ich möchte aber gerne wissen ob es möglich ist einzelne Elemente von
farbe, die nicht nebeneinander liegen, in einen SUBTYPE aufzunehmen wie
bei farbe_neu1.

Danke und Gruß

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.