Hallo, in meinem Praxissemester arbeite ich mit Xilinx ISE , meine Hauptaufgabe ist also VHDL Beschreibungen. Da ich wahrschienlich nicht der erste bin der das macht, würde mich interessieren wie ihr eure Doku so gestaltet habt ? ... einfach die Simulationsergebnisse von ModelSim, als ps exportiert und dann später in irgendein Bildformat konvertiert ? Habt ihr alle SM von Hand gezeichnet, oder gibt es da Tools ? .... eigentlich eine ganz allgemeine Frage, wie dokumetiere ich am bestem meinem VHDL Code ? Danke für Tipps ... Chris
Am besten so ausführlich wie möglich. Schriftliches Gesamtkonzept und Vorüberlegungen. Darstellung des Gesamtdesigns als Blockschaltbild. Kurze Beschreibung der Aufgaben der Module. Verdrahtung der Module untereinander. Je nach dem was sich besser eignet Funktionsweise der Module - Darstellung als Statemaschine oder Flußdiagramm. Die textuelle Beschreibung darf hierbei natürlich nicht fehlen. Dabei darauf achten nicht zu sehr ins Detail zu gehen um den Leser nicht zu verwirren. Als Abschluss könnte dann ein Auszug aus einer Waveform von Modelsim folgen. Wobei nicht zu viele Signale sichtbar sein sollten und du anhand von Markern bestimmte Zeitpunkte innerhalb der Simulation Markieren solltest und erklärst was dort passiert. Achte darauf, dass das ein fremder Lesen und Verstehen soll. Er muss in der Lage sein zu verstehen was dort ungefähr passiert. Im Anhang befinden sich Bilder mit Beispielen an denen du dich orientieren kannst. Gruß Tobias
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.