Forum: FPGA, VHDL & Co. Clocksignal 180 Grad CPLD


von Dirk (Gast)


Lesenswert?

Hallo,

bis jetzt hab ich eigentlich immer nur alles in einem FPGA realisiert,
weil diese DCM's / DLL Stufen besitzen. Die DCM Stufe bietet die
Moeglichkeit das Clocksignal um 180 Grad auszugeben.

Kann ich bei einem CPLD dafuer auf CLOCK "0" reagieren oder muss ich
auf etwas achten?

Gruß,
Dirk

von Hagen R. (hagen)


Lesenswert?

Jo kannst du, solltest aber darauf achten das entweder alle FSM auf
diese Flanke triggern oder zumindestens sich nicht gegenseitig in die
Quere kommen.

Gruß Hagen

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.