Hallo, ich aendere gerade mein FPGA Core für ein BGA Gehaeuse auf ein TQ144 Gehaeuse ab. Ich hab die ganzen Anschluesse vom Core selber an die einzelnen Pins angeschlossen. Ich weiss aber nicht in welchem Report ich prüfen kann wie schnell das Design nun ist. Kann mir jemand erklären in welchem Report ich das erkennen kann? Gruß, Dirk
Wenns ein Xilinx FPGA ist, schau nach dem *.par File. Da steht am schluss, ob alle timing constraints eihegalten worden.
Hi, ich hab gestern alles abgesucht nach einer *.PAR Datei. Unter Generate xxx hab ich ein flag gesucht was mir die *.PAR Datei erstellt, aber leider hab ich nix gefunden. Kann mir jemand weiterhelfen? Würde gerne das Design prüfen, damit ich die Platine zum WE in Auftrag geben kann. Gruß, Dirk
Hm im projektnavigator von Xilinx in der 8.1 ist der Palce und Route report und die Angabe über verletzte constraints nicht zu übersehen (siehe Anhang)
Hi, hm dann liegt es wohl an mein ISE7.1 . Ich würde gerne das 8.x installieren bekomme aber schon beim installieren Fehler, weil angeblich der Speicher nicht ausrreicht. 10 Gbyte sind aber auf der Partiton frei. Ich bedanke mich trotzdem und werde noch mal versuchen 8.x zuinstallieren. Gruß, Dirk
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.