Forum: FPGA, VHDL & Co. Duty Cycle CoolRunner2


von Matthias (Gast)


Angehängte Dateien:

Lesenswert?

Hallo,

in meinem VHDL-Design habe ich einen 55,55MHz Systemclock mit 50% Duty
Cycle an einem CPLD CoolRunner2 GCK Eingang.
Diesen Clock möchte ich gerne durch mein CoolRunner2 CPLD "jagen" und
diesen dann an einem anderen Output-Pin für eine LVDS Datenübertragung
zur Verfügung stellen.
Soweit so gut - funktioniert auch alles, nur der Duty Cycle hat sich
von 50% auf 57% verschlechtert. Das Ausgangs FF scheint einfach bei der
falling edge schneller zu schalten.
Wie kann ich einen 50% DC erreichen ohne z.B. eine externe
synchronisation mit einem externen FF und 110MHz Quartz?

Gruß
Matthias

P.S. Code + Messung im Anhang

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.