Forum: FPGA, VHDL & Co. Problem mit Altera's CPLD


von Mutze (Gast)


Lesenswert?

hi,

ich bin hier auf diesem Gebiet noch ein Anfänger.
Ich habe ein kleines Eval-Board für die CPLDs von Altera gekauft. Ich
teste gerade mit einem EPM3032.
Ich habe dazu schon einige sehr kleine Beispiele geschrieben und
getestet. Es hat alles funktioniert.
Nun jetzt habe ich etwas großeres Projekt geschrieben, das aus mehreren
kleinen Teilprojekte besteht.
z.B. 9Bit Schieberegister + latch (seriell IN , parallel OUT),
ein 4Bit Zähler, und ein paar andere kleinere Dinge.
Wenn ich den Schieberegister oder den Zähler allein im Projekt habe,
dann funktioniert auch alles ganz gut. Aber alles Zusammen geht es
nicht mehr. Manche Eingangs-Pins sind dann nicht mehr ansprechbar.
Diese sind ständig LOW oder ständig HIGH. Die Outputs vom
Schieberegister werden dann mit einem einzigen Takt entweder alle High
oder Low gesetzt.
Es kommt mir so vor alles ob die Pins auf einmal intern miteinander
verbunden werden. Oder die von mir definierte Eingänge nicht mehr zur
Verfügung stehen. Und das nur wenn mein Projekt großer wird.

Is das etwa normal? Was wird falsch gemacht?

Programmieren tue ich mit QuartusII.


Danke
Mutze

von +++ (Gast)


Lesenswert?

Ohne deinen Quelltext zu kennen ist es nahezu unmöglich darüber eine
Aussage zu machen. Wahrscheinlich ist der Fehler dort zu suchen!

von Jürgen Schuhmacher (Gast)


Lesenswert?

Lade es mal hoch, dann kann man es begutachten.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.