Forum: FPGA, VHDL & Co. Probleme bei Simulation (ModelSim)


von Daddel (Gast)


Lesenswert?

Wenn ich mein Design auf Gate-Level mit ModelSim simuliere, schmiert mir
die ganze Angelegenheit nach einigen ms ab. Die meisten Signale weden
rot ('X'). Komischer weise stehen viele dieser Signale nicht
miteinander in Zusammenhang. Wo könnte das Problem liegen?

von Jürgen Schuhmacher (Gast)


Lesenswert?

Sind sie nach dem initialen Reset auch rot?

Ich simuliere das immer mal so und mal so (definierte Werte und
"u"/"z") um zu proben, ob die Werte zu dem gewünschten Zeitpunkt
korrekt genullt werden. Wenn es kurz nach dem release des RST sofort
rot wird, ist dies aber ein Zeichen, daß Leitungen
gegeneinandertreiben.

von Daddel (Gast)


Lesenswert?

Nach dem Reset ist alles in Ordnung. Aber nach den ersten ~26 Zeilen
(Videosystem) werden so gut wie alle Signale rot.

von Daddel (Gast)


Lesenswert?

Nun habe ich eine Komponente entdeckt, die möglicherweise daran Schuld
ist. Wenn ich diese als VHDL-only, den Rest des Systems aber auf
Gate-Level simuliere, dann funktioniert es.

Warum stürzt das System erst nach 26 Durchläufen ab? Warum nicht
sofort?

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.