Hallo Ich habe in den letzen Tagen gehört, das FPGAs als Co-Prozessor eingesetzt werden sollen. AMD möchte den Co-Prozessor über den HyperTransport-Bus anbinden, damit sind sehr schnelle Datentübertragungen möglich. Weiß jemand, ob der FPGA für die Übertragung eine Hardwareinterface bekommt, oder muss man diese Softwaremäßig selber implementieren? (Bei einem Softwarekern wäre doch sicherlich schon 50% des FPGAs voll) Ich habe schon gelesen, das Xilinx und Altera mit AMD gemeinssam an der Realiserung des Projektes arbeiten. Grüsse Michael
Schau mal hier: http://www.xtremedatainc.com/xd1000_brief.html Wie kommst du darauf, dass bei einer Anbindung an HyperTransport bereits 50% des FPGAs genutzt sein sollen? Cray hat übrigens in der XD-1 bereits jetzt Virtex-4 verbaut. Gruß Christian
US$6,500, die Frage ist ob da dann schon eine entsprechende Systhese und Simulationssoftware dazugehört oder die extra noch gekauft werden muss. Bit den kostenfreien Versionen sind solche Chips sicher nicht zu konfigurieren.
Leider ein bischen teuer, aber ansonsten ein sehr schoenes Modul. Gruß, Dirk
Es gibt auch ein Board mit Virtex 4 FPGA, dass für den HTX Slot ausgelegt ist: www.linuxelectrons.com/News/EDA/20060706154023903 Wahrscheinlich werden in diesem Board die internen Derialisierungs-/Deserialisierungs-Bausteine (600Mbit/s normal, bis zu 1Gbit/s bi LVDS (Hyper Transport ist LVDS-ähnlich)) genutzt.
@tom, afaik ist von xilinx nur die geschwindigkeit der systhese bzw. simulation runtergesetzt, sonst 100% alles drin, in der kostenlosversion. (für firmen nicht uninteressant{die vollversion}, wer moechte schonnen ausgelasteten spartan oder gar virtex4/5 gedrosselt synthetisieren, das kostet schon entwicklerzeit)
Also meine Erfahrung ist leider eine andere, ich hab mal spasseshalber einen Monsterchip als target eingegeben und da kam dann eine Meldung wegen einem nichtexistenten Speedgrade. Erklärung laut Datenbank, fehlerhaft installierte Device files und man möge diese doch bitte neu installieren. Im übrigen glaube ich mal in diesem Forum gelesen zu haben das die Version 6.4 besonders zu empfehlen sein weil man da über ein fehlerhaftes Update noch ein paar größere Bausteine synthetisieren kann. Bis allerdings noch nicht ganz soweit wein Design auf einen Chip zu testen ...
Die größeren Chips und V5 werden vom aktuellen Webpack nicht unterstützt. Für große Projekte also unbrauchbar. T.M.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.