Hallo zusammen, ich schreibe gerade ein Programm für einen XC9536XL in verilog mit Xilinx Project Navigator. Hierbei habe ich folgendes Problem: Ich habe am Anfang meines Projects je einen Input und einen Output zuwenig definiert. Diese habe ich im Programm später hinzugefügt. Doch in Xilinx PACE konnte ich den beiden IO´s keine PINs zuordnen, da sie nicht angezeigt wurden. Erst als ich sie im Programm verwendete, reg und assign definierte, wurde der Output im Xilinx PACE automatisch hinzugefügt. Leider hat es mit dem Input bis jetzt noch nicht geklappt. Vielleicht kann mir ja jemand von euch weiter helfen. Im Voraus schon mal vielen Dank. MAC_G
hi Si02, danke für den Vorschlag hab diese Möglichkeit noch nicht gekannt. So funktioniert es aber leider auch nicht. Mein Problem ist nicht die Pinzuweisung, sondern dass für den Xilinx Pace ein in meinem Programm vorkommender Output nicht existiert. Diesen Output habe ich erst später hinzugeügt. Sprich wenn ich deine Variante versuche bekomme ich folgende errors: ngdbuild:755 parsers:11 ngdbuild:19 Vielleicht kannst du mir trotzde weiter helfe. Danke MAC_G
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.