Hallo, ich möchte einen CPLD konfigurieren. Im Design habe ich nur 3 benutzte Pins, der CPLD hat noch viele unbenutzte IO-Pins. Was passiert mit diesen Pins nach der Flashen des CPLD? Werden diese automatisch als Eingänge initialisiert? Ich arbeite mit Xilinx ISE, kann mich dunkel erinnern, wo ich noch mit Altera Quartus IDE gearbeitet hab, es gab eine globale Einstellung für so was, wo man alle unbenutzte Pins als Eingänge automatisch konfigurieren konnte. Gibts so was auch in ISE?
Unter "Implement Design" -> "Properties" -> "Fitting" kannst du unbenutzte IOs auf GND legen.
Alle IOs werden an GND gelegt? Geht bei mir leider nicht - ich habe noch einen Takt am CPLD, den ich nicht nutze, ich möchte den nicht an GND kurzschliessen...
Mit der PROHIBIT Directive kann man im UCF File bestimmte Pins reservieren. Diese werden dann auch nicht an GND gelegt. An GND legen hat aber nur dann Sinn, wenn am PCB diese Pins wirklich mit GND verbunden sind. Dann wirken sie als zusätzliche Masse-Pins. Im Normalfall sind die unbenutzten Pins hochohmig.
Man kann auch unbenutzte Eingänge mit Pull-Up beschalten. Dann ist alles sauber und es gibt keinen Kurzschluss. MfG Falk
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.