Hallo, ich hab ein klitzekleines Problem. Ich hab hier mehrere Module, die zu Testzwecken und zur Charakterisierung auf verschiedenen FPGAs implementiert werden sollen. So weit so gut, das klappt auch alles ganz gut. Nur versucht der Mapper bei sequentiellen Modulen die Register in die I/O-Pads zu mappen. Das ist aber eher unerwünscht, das heisst, ich will ihn "zwingen", alle Register mit Slice-FFs zu realisieren. Kennt jemand eine Lösung für dieses Problem? Mit "Pack I/O Registers/Latches into IOBs = OFF" hab ich es schon probiert, bringt leider nichts. Danke für etweige Tipps. T.M.
Grad eben die Lsöung gefunden, man kann der XST-Synthese schon mitteilen, dass sie die Register nicht als IOB-Register verwenden soll. Nun muss ich nur noch rausfinden, ob das Leonardo Spectrum auch kann... T.M.
>Grad eben die Lsöung gefunden, man kann der XST-Synthese schon >mitteilen, dass sie die Register nicht als IOB-Register verwenden soll. Bitte seh so nett und verschweige die Information nicht. Gruß, Dirk
Bei den Optionen von XST unter "Xilinx Specific Options" kann man die Einstellung finden. T.M.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.