Ist jemand an das Design interressiert, wenn ja, bitte melden, damit ich mehr Platinen ordern kann. Ev. Bestückt ist auch möglich. Firmware muss erst noch geschrieben werden, aber vorläufig: USB 1.1 oder RS232, Triggerung durch MCU (max 2MHZ) oder externe Triggereingang. Externes Display möglich, muss mir eines von Pollin aussuchen. Versuche ein 12/10 ns Ram zu bekommen, damit man die 80MSP nutzen kann. 64Kx16bit, für 2 Kanal 50/80MSP ADC oder 16Kanal Logik-Analyzer. Ich kann damit schon was Anfangen, wenn auch Eingeschränkt und die werden mir Helfen, tests mit der Aggregation von ADC´s wandlern zu machen. Geplante kosten sind unter 30 Euro bestückt, 35 mit kleinem Display.
Guten Tag, ich hätte Interesse an dem Board, bitte maile mir die Einzelheiten. Gruß Jochen
naja, habe schon interesse, da ich sowas ja schon angefangen habe... evtl können wir uns auf ein gemeinsames design einigen: gib mal deine mail adr, dann sende ich dir was...
Eine Frage, wie hast du die zu analysierenden Logiksignale an den Rest der Schaltung angeschlossen bzw. welcher Treiberbausteine benutzt du? Oder gehen die Signale direkt an das SRAM?
Der Externe Triggereingang geht bei voller Geschwindigkeit. Man kann darauf ein Signal eines Kanals geben, und mit diesem Triggern. Das sind nur einfache Triggermöglichkeiten. Ausgefeilte Triggerungmöglichkeiten sind nur derzeit über MCU realisiert, der einfachheit halber. Die gebufferten Signale sind über eine Buchse abgreifbar. Da ich die Triggerung ausprobieren möchte, was besser geht und mich nicht so festlegen kann, mache ich mal was Einfaches, das ich dann mit einer Lochrasterplatine erweitern kann, sei es mit einem CPDL und Adapterplatine, oder auch mit normalen TTL´s.
Aufreger deluxe wrote: > Eine Frage, wie hast du die zu analysierenden Logiksignale an den Rest > der Schaltung angeschlossen bzw. welcher Treiberbausteine benutzt du? > Oder gehen die Signale direkt an das SRAM? Ich benutze Latches, 2.5-5V. Zusätzlich sind externe dioden (transistoren als dioden) im Eingangsbereich. Diese garantieren einen konstanten Pegel der Signale, da dies für die Sram wichtig ist. Diese gibt es auch für 1.2-2.5V bereich, oder man verwendet externe Levelkonverter.
===================================================================== Lieber Francesco, liebe Antwortgeber, vielleicht könnt Ihr Euch darauf einigen, dasselbe Thema nicht unbedingt PARALLEL zu zwei threads zur behandeln --> Es reicht doch ... Beitrag "Logik Analyzer, neuer Anlauf" Bitte hier nichts mehr reinstellen ! =====================================================================
Das hier ist eine andere (einfachere) Version, 2Kanal 80MSP DSO oder 16Kanal 100MSP LA oder 8Kanal 200MSP LA mit einfacher Triggermöglichkeit und einem 10ns Sram. Das des anderen Thread beschreibt eine Version, die bis 500MHZ samplerate gehen kann bei 8Kanälen oder DSO mit einem Kanal, oder auch 64 Kanäle bei 50MSP. Deshalb wurde auch ein neues Posting begonnen. Ich will zwei/drei solche einfacheren Geräte verwenden, um das des anderen Threads ordentlich zu testen, bevor ich die Erste Version mache.
dann mache doch einen oder 2 Artikel draus, dann finden alle schnell hin. Dort gibt es ja schon was ähnliches. Ist leider bisher fast alles gescheitert oder wurde nicht mehr veröffentlicht. Schade eigentlich Aber so ist das mit vielen Köchen. Ich drücke Dir die Daumen dafür.
Interesse natürlich auch bei mir. Ich suche schon lange nen keleinen LA. Bisher alles was ich fand zu aufwendig und zu teuer. 8 Kanäle reichen mir. Bin zu erreichen unter euv-5820@freenet.de Gruß stephan
Angehängte Dateien:
-
dso1.png
20 KB
Kennt jemand von euch quarze / Osc über 125Mhz, 160Mhz wäre ideal, oder wie man ein quarz auf 320 Mhz vervielfachen kann. Wenn ich dafür keine Lösung finde, dann geht der Analogteil halt nur mit 50MSP, sonst wären 80MSP möglich.
Alf Sch wrote: > ds1077 (maxim) Da ich den Takt durch 2 Teile, bringt mir Max 133MHZ nichts. Für 125MHZ (Ethernet Takt) bekomme ich einen. Ok, eventuell kann ich den Takt ohne Teilung nehmen, Eingänge habe ich ja. Gut, dann wird er mit einem 80MHZ Osc bestückt und mit einem Mega16. Also neue Daten: 80MSP (Clock hat Jitter), 819 us buffer 40MSP 1.6ms buffer 20MSP 3.3ms buffer 10MSP 6.5ms buffer 10MSP-1MSP Avr generiert Takt 1MSP-.... Avr interpoliert. Für LA, das gleiche, nur daß 160MSP mit 8Kanälen gemacht werden kann. Jedoch keine Kompression, die kann nur über AVR realisiert werden, das heisst 1MHZ warscheinlich, für rs232, i2c oder lcd logging geht es.
Es gibt doch prima PLL-oszillatoren, früher ICS (icst.com), jetzt über IDT http://www.idt.com/?catID=58697&source=ICSTcom http://www.idt.com/?catID=778322 Es gibt auch Teiler "zero delay". Anstelle der "normalen Rams" sollten FIFO-Speicher angesehen werden. Brauchen keine Adressen, einfach Daten anlegen, clock anschalten und los geht's. Gibt's auch bei IDT, Cypress oder auch TI. Den sn74v293 mal ansehen. ===================================================================== Ich frage mich allerdings immer noch, warum Du hier 2 threads offen hast. Ich glaube, mit der "kleinen" Variante bist Du zunächst mehr als ausgelastet. Vergiss das mit mehr als 200 MHz mal als Hobbyprojekt. =====================================================================
http://www.linear.com/pc/productDetail.do?navId=H0,C1,C1010,C1096,P7888 Aber Vorsicht bei Frequenzstabilität und Jitter. Rauschen sollen die auch "wie Sau" Gruß
Klaus wrote: > > Es gibt doch prima PLL-oszillatoren, früher ICS (icst.com), jetzt über > IDT > > http://www.idt.com/?catID=58697&source=ICSTcom > http://www.idt.com/?catID=778322 > Danke. > > Anstelle der "normalen Rams" sollten FIFO-Speicher angesehen werden. > Brauchen keine Adressen, einfach Daten anlegen, clock anschalten und los > geht's. > Gibt's auch bei IDT, Cypress oder auch TI. > Den sn74v293 mal ansehen. > Ja, kenne ich. Der Ausschlag keinen Fifo zu nehmen, war der Preis. Mit 20-25 Euro habe ich die bestückte Platine, 2 Kanäle mit ADC wandler. Das Gleiche gebe ich für den Fifo alleine aus, auch wenn der Fifo einiges Erleichtern würde. Wenn ich dann 32 Kanäle haben möchte, ist die Preisdifferenz von zusätzlichen 16 weiteren Kanälen nur 5Euro, inklusive den Buffern, bei der asynchronen Sram-Lösung.
Ein anderer wrote: > http://www.linear.com/pc/productDetail.do?navId=H0,C1,C1010,C1096,P7888 > > Aber Vorsicht bei Frequenzstabilität und Jitter. Rauschen sollen die > auch "wie Sau" > > Gruß Danke, habe gerade zuvor samples bestellt. Werde beide Sachen vorsehen, diese und ein normaler Osc, dann kann ich auch die Unterschiede testen.
Angehängte Dateien:
-
la.png
47 KB
Da ich das Projekt nur nebenbei mache, dauert es ein bisschen länger. Hier mal die Grundschaltung für das LA. Dargestellt sind nur 16 bits, aber das Verwendete RAM ist ein 64x32bit mit 5.5nS. Der Verwendete Osc kann bis 170Mhz. Die Latches sind nur als DIL Sockel dargestellt, da es gedacht ist, zwischen 8x RCR Filtern, TTL und Cmos Latches zu wechseln. Es ist gedacht, später mal ein 5Euro CPLD zur Triggerung zu Verwenden, sowie für die Kompression, wenn möglich. Für das LA sind 12 IC´s verwendet worden für 32 Kanäle. Ausser den 10 hier Ersichtlichen sind dann noch 2x 16bit spi Bausteine, um die Daten ev. Seriell herauszubekommen. Die USB / RS-232 verwendet 4x Optocopler bei 4Pins, um entweder eine RS232 oder eine USB low speed Verbindung zu haben. RS232 verwendet die HW, USB ist in SW implementiert.
Hallo, habe die Platinen sowie die Bauteile bekommen, leider wurden mir nur 10 Srams geliefert, die anderen brauchen 6-8Wochen lead-time. Hat jemand anderes die Möglichkeit an günstige 12ns (12.5ns) srams zu kommen ? ev. auch schneller, sonst dauert es eben halt diese 8-10 Wochen. 3 Tage vor der Bestellung waren noch 160 Bauteile Verfügbar. Ich habe nun 2 solcher LA´s zusammengebaut. Einer mit 16 Kanälen, 80Mhz oder 32 Kanäle mit 40Mhz und vorbereitet für 16Kanal mit Kompression bei 40Mhz. (Bei 10ns Sram wären es 100Mhz (bei 16) und 50Mhz (bei 32) oder 200Mhz bei 8 Kanälen). Ein weiterer mit 32Kanal, 160Mhz oder 16Kanäle mit 320Mhz, will 2x 250Mbit flash ADC dazutun. Usb High-Speed (420Mbit) kann ich noch messen, bei 8bit Datenbreite und verwendung von 2x ACT Bauteilen als Delays bei max 500Mbit samplerate (250Mhz). Der einstellbare Frequenzgenerator funktioniert hervorragend, zumindes für kürzere Zeit, den Drift habe ich noch nicht gemessen, nur ca 1/4 Stunde. Dazuzumerken ist, daß ich den Takt durch 4 teile. Der komplexere HW-Trigger funktioniert bis 7Mhz, darüber nur ein einfacher Trigger. Bei der 32Kanal Version sind es dann 7Mhz bei 32kanälen, 14Mhz bei 16 Kanälen oder 28Mhz bei 8 Kanälen. Bei der 16Kanal Version sind es 7Mhz bei 16Kanälen oder 14Mhz bei 8 Kanälen. Den DSO Teil muß ich erst noch machen.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.