SG3525 synchronisieren

[Daniel B. (biohazard)]

Hallo Leute,

und zwar hab ich folgendes Problem:

Ich muss mehrere SG3525 ( von STM ) miteinander Synchronisieren. Im 
Datenblatt steht, dass das möglich ist, aber leider nicht wie.

Durch Versuche hab ich es geschafft 2 Stück mit einander zu 
synchronisieren, aber leider waren die Ausgänge dann nicht phasengleich,
was aber ZWINGEND notwendig ist!

Hat einer von euch sowas schonmal gemacht?


LG
Daniel

[Matthias (Gast)]

Ich hatte dazu mal was in nem Datenblatt gelesen, finds aber nicht mehr.
Soweit ich mich erinnern kann, muss die Frequenz, auf die sich die 
slave-SG's sysnchronisieren sollen, geringfügig kleiner sein, als die 
eigene (mit R,C eingestellte)
Ich hoffe, ich erinnere mich richtig und werd mal bissel stöbern...

[Matthias (Gast)]

gucke mal hier unter figure1:
ist zwar nicht derselbe...
http://www.fairchildsemi.com/ds/KA/KA3846.pdf

[Daniel B. (biohazard)]

Vielen Dank erstmal für die Schnelle Hilfe :)

Also ich hab versucht die Clock-Eingänge ( oder Ausgänge?? ist nicht 
genauer Definiert ) miteinander zu verbinden... da hatte ich, am Slave, 
nur Frequenzsuppe auf den Treibern von meinen IGBTs. Vom Innenschaltbild 
her müsste der SYNC-Pin ein Eingang sein... Hab ich dann auch getestet, 
sprich den Clock vom Master auf den SYNC vom Slave, allerdings auch kein 
Zufriedenstellendes Ergebnis.. Irgendwann wars mir dann zu doof und ich 
hab Clock und Sync am Slave gebrückt... da gings dann einigermassen...

Werde morgen mal testen ob die Kombination SYNC - SYNC funktioniert... 
melde mich dann wieder...

[Jadeclaw D. (jadeclaw)]

Es gibt da eine Application-Note, die aber hier anzuhängen lohnt fast 
nicht, denn der folgende Absatz ist alles, was zum Thema drinsteht:
""External synchronization can easily be accomplished
with a 2.8 V positive pulse at pin 3. This will turn
on Q9, lowering the comparator threshold below
wherever the voltage on CT may happen to be. Two
factors should be considered : First, the voltage on
CT determines the amplitude of the PWM ramp, and
if the sync occurs too early, the loop gain will be higher
and the resolution may be worse. Second, the
sync circuit is regenerative within 200 ns ; and, while
a wider pulse can be used, CT will not begin to recharge
as long as the sync pin is high. For synchronizing
multiple SG1525A devices together, one need only
to define a master with the correct RTCT time constant,
connect its output pin to the slave sync pins,
and set each slave RTCT for a time constant 10-20 %
longer than the master.""

Ich hänge das Teil dennoch dran, da das Datenblatt alleine einiges an 
Infos vermissen lässt.

Gruss
Jadeclaw.

[Daniel B. (biohazard)]

Oha!

Sprich... Output-Pin ( müsste lt. Datenblatt Pin 4 sein ) an Pin 3 
Hängen und die Frequenz an den Slaves um 10-20% erhöhen?

Sehe ich das so richtig???


Ich gebe dir auf jedenfall recht... Das Datenblatt gehört in Ablage "P", 
so wenig wie da drin steht...

Aber das ging mir bei meinen IGBTs nicht anders... Ich musste auch erst 
einiges Recherchieren bis ich herausgefunden habe, dass ich einen 
Floating Ground bei meiner Treiberschaltung brauche -grins-

[Jadeclaw D. (jadeclaw)]

Die Slaves müssen 10-20% niedriger getaktet sein als der Master.
Es wird, so wie ich das verstehe, der Entladezyklus des Oszillators 
vorzeitig eingeleitet und dadurch die Synchronisation erzielt. Mit der 
fallenden Flanke des Mastersignals beginnt dann der Ladezyklus der 
Slave-Oszillatoren. Dass der Slave langsamer sein muss, wird daraus 
deutlich, wäre er schneller als der Master, würde der nächste Ladezyklus 
bereits beginnen, bevor der nächste Puls vom Master kommt. Parasitäre 
Impulse auf der Leistungsstufe wären die Folge.
Eine Diskussion mit einem Lösungsweg findet sich hier:
http://www.diyaudio.com/forums/showthread.php?threadid=78928&perpage=10&pagenumber=1

Gruss
Jadeclaw.

[Daniel B. (biohazard)]

Vielen Dank für deine Hilfe... Werde das mal im Laufe des Tages 
ausprobieren und mich dann wieder melden...