www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Blockschaltbild aus VHDL-Code?


Autor: Hans (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo

Ich möchte aus VHDL-Code ein Blockschaltbild erzeugen, in dem die 
einzelnen Prozesse und Entitys verdrahtet sind. Erste Frage: Mit welchen 
Programmen kann man das machen?

Wenn ich das Ganze in ModelSim mache (Add to Dataflow), fasst ModelSim 
manche Prozesse automatisch zusammen und sagt dann MERGED#bla,blu. 
Zweite Frage: Wie bringe ich ModelSim bei, dass es das nicht machen 
soll?

Über Antwort(en) würde ich mich freuen. Bedanke mich schonmal.

Gruß Hans

Autor: Falk (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@Hans

>Wenn ich das Ganze in ModelSim mache (Add to Dataflow), fasst ModelSim
>manche Prozesse automatisch zusammen und sagt dann MERGED#bla,blu.
>Zweite Frage: Wie bringe ich ModelSim bei, dass es das nicht machen
>soll?

Bei einer Verhaltenssimulation auf RTL Ebene wird nix gemerged.

MFG
Falk

Autor: Max (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wenn du mit Quartus arbeitest, mit Xilinx hab ich keine Erfahrung, aber 
ich denke ISE kann das auch, dann kannst du dir nach der Synthese ein 
Blockschaltbild anzeigen lassen.

Autor: Hans (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ISE kann das auch, aber da werden die einzelnen Hardwareblöcke 
dargestellt. Was ich will ist eine Abstraktionsebene höher.

Autor: Max (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Bei Quartus hast du die Wahl zwischen einem RTL Schaltplan. Sprich die 
high level Darstellung und Technologie Schaltplan. Sprich Gatter bzw. 
LUTs Ebene.

Autor: Günter R. (galileo14)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@Max:

Ich arbeite mit Quartus II und habe u.a. ein Schaltungsfragment in 
Verilog geschrieben.

Kann ich auch daraus ein Block Design File (sprich: eine 
Schaltplan-Darstellung) erzeugen? Wenn ja: wie?

Danke für einen Hinweis.

Günter

Autor: Hans (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Bei ISE wählt man die Datei aus und dann gibt es eine Wizard, der aus 
den IN/Outputs das Symbol erzeugt. Dieses kann Du dann im Schaltplan 
verwenden. Hinter dem Symbol steht dann Dein geschriebenes  Modul

Autor: Andi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Du öffnest dein Verilog File in Quartus, dann wählst du im File-Menü: 
Create/Update, und da den Menüpunkt: Create Symbol Files for current 
File.
Danach hast du das Symbol File mit den In- und Outputs.

Gruss Andi

Autor: Freak (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hans: Das geht aber sicher nur unidirektional, oder? Kann ich das 
Projekt auch so weiterbehandeln?  Wie verhindere ich, daß Xilinx mir bei 
der Synthese aus dem Sch/Sym eine neue HDL generiert und die 
ursprüngliche überschreibt ?

Autor: Andi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das Symbolfile repräsentiert dein HDL-File in einem Blockschema. Es ist 
nur ein Kästchen mit allen Inputs links, und den Outputs rechts. Bei 
einem Doppelklick darauf öffnet sich das ursprüngliche HDL File.
Nützlich ist das um ein HDL-File in ein (Block-)Schemafile einzufügen.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.