Hi,

ich hab eine runde Platine. Insgesamt vier Lagen, wobei zwei davon als
Plane ausgeführt sind (VCC und GND). Nun möchte ich in einigen Bereichen
der Planes Freiflächen haben. Aber wenn ich das mit Fills mache, dann
müssen die Fills die Kontur der Leiterplatte überlappen, da Fills ja nur
rechteckig sein können. Und Polygone kann man auf Planes nicht erzeugen.
Hat jemand ne Idee, wie ich das lösen kann, ohne viele kleine Fills
machen zu müssen?!?

Ralf

Hi,

pass auf mit den Planes. Da hatten wir schon mal ein großes Projekt in
den Sand gesetzt. Altium hat da einen Bug in der Software mit Planes und
Vias.
Bei uns wurden u.A. ca. 500 Vias nicht gebohrt! :-((

Wir machen alles nur noch mit Polygonen. Da kannst du auch jede Form
hernehmen.

Werf die Planes weg.

Gruß
rf-bug