www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Problem mit assign package pins in ISE WebPack 9.1


Autor: Stefan (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

nachdem ich die Tage ein neues Notebook bekommen habe und inzwischen 
soweit alles wieder installiert ist wollte ich mich endlich wieder ans 
Arbeiten machen: Ich habe ein Top-Level-Module, in welchem mehrere 
Module enthalten sind (Address-Latch, Address-Decoder, etc). Im Assign 
Packes Pins Editor stehen aber ganz andere Pins zur Verfügung als die, 
die ich im TOP-Level-Module mit IO-Markern ausgestattet habe. Es sieht 
so als als ob es sich um die Pins des ersten "Untermoduls" von Top 
handelt. Dieses ist ein 8-bit Latch (LD8), welches die Pins D(7:0), 
Q(7:0) und G besitzt, und genau diese werden im Pin Editor angezeigt.
Hat da jemand einen Tip ?

Bei der Gelegenheit wei mit vielleicht noch eine kleine weitere Frage 
gestattet: Wie kann man von einem Netz nur einen Teil markieren, so dass 
man z.B. eine nicht mehr benötigte Abzweigung löschen kann ?

Gruß

Stefan

Autor: Falk (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>gestattet: Wie kann man von einem Netz nur einen Teil markieren, so dass
>man z.B. eine nicht mehr benötigte Abzweigung löschen kann ?

IIIiiiiihhhhgitttt! Ein Schematics-User.
;-)
SCNR.

MfG
Falk

Autor: Stefan (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> IIIiiiiihhhhgitttt!

Wäre das ";-)" nicht drunter wäre ich Dir jetzt böse.

Ist schon was dran, aber wenn man (noch) kein VHDL kann, durchaus 
praktikabel. Für die trivialen Sachen für die ich CPLDs einsetzte 
(bereits angesprochenes Addresslatching, Adressdekodierung und IOs) war 
es bisher recht zeiteffektiv. Naja, der Addressdekoder ist seit längerer 
Zeit in VHDL, weil es so einfacher/schneller ging und weil ich da ein 
passendes Beispiel im Netz gefunden hatte.

Nun gut, vielleicht hättest du noch was konstruktives für mich dazu ?

MfG

Stefan

Autor: Stefan (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Oder noch eine andere Frage:

Wo findet man das alte ISE WebPack (8.1 / 8.2) zum Download ? Konnte auf 
der Xilinx Seite nur das 9.1 finden...

Gruß

Stefan

Autor: FPGA-Küchle (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Nennt sich ISE Classics und liegt hier:
 http://www.xilinx.com/ise/logic_design_prod/classics.htm

Auf dieser Seite auf Download klicken (rechte leiste) dann gehts durch 
die registrierung (ungefährluch) und dann solltest du nach Belieben 
auswählen können.

Autor: Kilian (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Sorry das ich das Thema wieder aufgreife,
habe aber genau das gleiche Problem wie von Stefan zu Anfang 
beschrieben.
Gibts da jetzt ne Lösung für ??
Irgend wie spinnt  "assign package pins"

Danke schonmal

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.