Komische Info - Buffer port?!

[Christian P. (kron)]

Guten Morgen,

Ich bekomme bei einem Projekt diese merkwürdige Info zur 
Top-Level-Datei:

INFO:Xst:1739 - HDL ADVISOR - line 31: declaration of a buffer port will 
make it difficult for you to validate this design by simulation. It is 
preferable to declare it as output.

Ich habe aber im ganzen Design überhaupt keinen buffer port deklariert,
nur ganz normal in, out und inout.

Weiß jemand, was mir diese Meldung sagen will?

[Neuer G. (vhdl_progger)]

Christian Peters wrote:

> Weiß jemand, was mir diese Meldung sagen will?

Ich glaube Xilinx bezeichnet auch "inout" als buffer in den Meldungen.

Gruß

Ralf

[Christian P. (kron)]

Aaaah, das erklärt natürlich alles. :)
Vielen Dank für den Hinweis!

[Schlumpf (Gast)]

Verwendest du den INOUT tatsächlich als bidirektionalen Port oder hast 
du ihn nur so angelegt, dass du ihn intern zurücklesen kannst?
Wenn du es nur zum internen Zurücklesen benötigst, aber extern keinen 
bidirektionalen Port verwendest, sondern nur als OUTPUT, dann ist es 
"schöner", wenn du intern ein Signal verwendest (das kannst dann auch 
zurücklesen) und dieses Singal dann auf einen Output-Port führst.

[Christian P. (kron)]

Neinnein, den benutze ich "ordnungsgemäß" bidirektional.
Ein Signal so zurückzulesen würde mir nicht im Traum einfallen. ;)
Danke trotzdem für den Hinweis! :)