Forum: FPGA, VHDL & Co. Feedback in Gatter - Anfängerfrage


von Klaus K. (sauerdrops)


Lesenswert?

Hallo,

ich beschäftige mich grade mit Logik-Gattern und würde gern verstehen, 
wie die Leitungen funktionieren, die von den Ausgängen an Eingänge 
zurückgeführt werden.

Beispiel: ein aus NAND-Gattern aufgebauten RS-FlipFlop mit den Eingängen 
Set, Reset und den Ausgängen Q1 und Q2:

In welchem Zustand sind Q1 und Q2 nach dem Einschalten?

Wie ist der zeitliche Ablauf nach Anlegen eines Hochpegels an S?

Wie können solche Schaltungen mit "Feedback" simuliert werden? Welche 
Algorithmen gibt es?


Ich habe bereits etwas im WWW recherchiert, aber kaum für mich 
verständliche Texte gefunden. Neben Antworten ins Forum sind deshalb 
auch Links auf gute Dokumentation willkommen.

Vielen Dank

drops

von Falk (Gast)


Lesenswert?

@ Klaus K.

>ich beschäftige mich grade mit Logik-Gattern und würde gern verstehen,
>wie die Leitungen funktionieren, die von den Ausgängen an Eingänge
>zurückgeführt werden.

>Beispiel: ein aus NAND-Gattern aufgebauten RS-FlipFlop mit den Eingängen
>Set, Reset und den Ausgängen Q1 und Q2:

>In welchem Zustand sind Q1 und Q2 nach dem Einschalten?

Das sind relativ akademische Probleme. Real wird man solche RS-FlipFlops 
so ziemlich nie verwenen. Man nimmt normale D-FlipFlops. Die haben ein 
definertes Einschaltverhalten. Dein selstgestricktes RS-FlipFlop hat das 
nicht, e sei denn, du baust nich ein Reset ein.

>Wie können solche Schaltungen mit "Feedback" simuliert werden? Welche
>Algorithmen gibt es?

Den Betrie kannst du normal mit Modelsim simulieren. Wie sich die 
Schaltung aber real im Einschaltvorgang verhält ist eine ganz andere 
Frage.

MFG
Falk

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.