Forum: FPGA, VHDL & Co. Xilinx CPLD Assign Pins Anfaengerproblem


Xilinx CPLD Assign Pins Anfaengerproblem
von romanua (Gast)

Angehängte Dateien:
Lesenswert?
• ▲
▼ 
Hallo,

ich versuche mein erstes schematisches Projekt aus Xilinx Webpack in 
einen XC9536 zu programmieren.

Mein Problem ist, dass nicht die I/O Markers sondern die Pins vom 
Flip-Flop zum Assignen angeboten werden.

Was mache ich falsch?

Danke.

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Re: Xilinx CPLD Assign Pins Anfaengerproblem
von romanua (Gast)

Lesenswert?
• ▲
▼ 
Hallo,

ich habe das Problem gelöst, indem ich meine Schaltung als ein Element 
in der Bibliothek dargestellt habe. Darauf habe ich dieses Element 
alleine auf der höheren hierarchischen Ebene eingesetzt.


Die Idee stammt von hier:
http://toolbox.xilinx.com/cgi-bin/forum?50@255.hxGsa7RXjHh.2@.ee98fad

Allerdings wird hier empfohlen das Element in HDL einzubetten. Aber, wie 
oben beschrieben ist, geht das Einbetten in ein anderes schematisches 
Dokument auch.

mfg

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.