www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Speicherinterface


Autor: Thomas Pototschnig (pototschnig)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

inspiriert von Benedikts Thread über seine AVR-Grafikkarte, hab ich mal 
in das Datenblatt vom S1D13506 reingeschaut, weil ich mir vielleicht das 
eine oder andere für meinen PAL-Encoder noch abschauen wollte, da ist 
mir was aufgefallen.

Der S2D13506 hat einen BUSCLK Eingang. D.h. die ganzen Bus-Signale 
kommen Taktsynchron mit dem BUSCLK. Bei meinem PAL-Encoder hab ich das 
Problem, dass ich ein paralleles Interface reinbauen wollte und ich der 
Meinung war, dass ich das Interface als asynchrones Speicher-Interface 
implementieren muss, was extrem viele Nachteile mit sich bringt.

Mir stellt sich jetzt die Frage, ob das grundsätzlich geht, dass man 
Bus-Signale mit dem CPU-Clock sampelt. Vom Verständnis her schon, da ja 
die Bus-Signale auch zu irgendwas synchron sein müssen ...

Und für die SAM7/9-Profis: Weiß zufällig jemand, wie man an den 
PLL-Generierten CPU-Takt vom ARM7(SAM7Sxx) oder ARM9(SAM9260) kommt?

Mfg
Thomas Pototschnig

Autor: Thomas Pototschnig (pototschnig)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Eine Frage kann ich mir gleich selber beantworten:

SAM7: "Programmable Clock Output" PCK0 bis PCK2; im PMC System Clock 
Enable Register

SAM9: Identisch, bis auf PCK0 bis PCK1

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Thomas Pototschnig

>Problem, dass ich ein paralleles Interface reinbauen wollte und ich der
>Meinung war, dass ich das Interface als asynchrones Speicher-Interface
>implementieren muss, was extrem viele Nachteile mit sich bringt.

Naja, extrem vielleicht nicht, aber ein synchrones Interface ist schon 
besser. Nicht umsonst sind SD-RAMs schneller als die alten (asynchronen) 
D-RAMs.

>Mir stellt sich jetzt die Frage, ob das grundsätzlich geht, dass man
>Bus-Signale mit dem CPU-Clock sampelt. Vom Verständnis her schon, da ja

Ja. Die Frage ist nur die Phasenlage. Wenn man Pech hat, sampelt man 
genau auf den Datenflanken :-0

MFG
Falk

Autor: Thomas Pototschnig (pototschnig)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Falk Brunner wrote:
> @ Thomas Pototschnig
>
>>Problem, dass ich ein paralleles Interface reinbauen wollte und ich der
>>Meinung war, dass ich das Interface als asynchrones Speicher-Interface
>>implementieren muss, was extrem viele Nachteile mit sich bringt.
>
> Naja, extrem vielleicht nicht, aber ein synchrones Interface ist schon
> besser. Nicht umsonst sind SD-RAMs schneller als die alten (asynchronen)
> D-RAMs.

Aber fast ... wenn man sich überlegt was man für 
Worst-Case-Zugriffszeiten bekommt, dann macht das schon einiges aus ... 
Okay - wir können uns ja auf "große Nachteile" einigen :-)

>>Mir stellt sich jetzt die Frage, ob das grundsätzlich geht, dass man
>>Bus-Signale mit dem CPU-Clock sampelt. Vom Verständnis her schon, da ja
>
> Ja. Die Frage ist nur die Phasenlage. Wenn man Pech hat, sampelt man
> genau auf den Datenflanken :-0

Dann müsste man irgendwie versuchen herauszufinden, ob und wie lang das 
Taktsignal verzögert wird. Wie macht man das am Besten? Erfahrungswerte 
wären hier wahrscheinlich viel wert ...

Mfg
Thomas Pototschnig

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Thomas Pototschnig (pototschnig)

>> Ja. Die Frage ist nur die Phasenlage. Wenn man Pech hat, sampelt man
>> genau auf den Datenflanken :-0

>Dann müsste man irgendwie versuchen herauszufinden, ob und wie lang das
>Taktsignal verzögert wird. Wie macht man das am Besten? Erfahrungswerte
>wären hier wahrscheinlich viel wert ...

Oder das Datenblatt? Beim PowerQuick ist das streng definiert, der hat 
ja nen synchronen Bus.

MFG
Falk

Autor: Thomas Pototschnig (pototschnig)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Falk Brunner wrote:
> @ Thomas Pototschnig (pototschnig)
>
>>> Ja. Die Frage ist nur die Phasenlage. Wenn man Pech hat, sampelt man
>>> genau auf den Datenflanken :-0
>
>>Dann müsste man irgendwie versuchen herauszufinden, ob und wie lang das
>>Taktsignal verzögert wird. Wie macht man das am Besten? Erfahrungswerte
>>wären hier wahrscheinlich viel wert ...
>
> Oder das Datenblatt? Beim PowerQuick ist das streng definiert, der hat
> ja nen synchronen Bus.

Bis auf Timingdiagramme für Schreib- und Lesezyklen hab ich nichts 
brauchbares in den Datenblättern gefunden. Ich frag da lieber mal bei 
at91.com nach ...

Mfg
Thomas Pototschnig

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.