VHDL Multiplexer mit verschiedenen Takten

[fup (Gast)]

Hi.


Ich will einen Multiplexer fuer 2 Datenquellen
beschreiben. Die 2 Datenquellen sind aber
synchron zu unterschiedlichen Takten.
Brauch ich dafür resolved Signals oder irgendwas?
Es können ja nicht einfach so 2 Prozesse
den selben Multiplexer Ausgang schreiben.

fup

[Frank (Gast)]

Ein Multiplexer ist pure Logik und hat keinen Takt.

[Falk (Gast)]

@ fup

>Ich will einen Multiplexer fuer 2 Datenquellen
>beschreiben. Die 2 Datenquellen sind aber
>synchron zu unterschiedlichen Takten.
>Brauch ich dafür resolved Signals oder irgendwas?

Nein, einfach ein logische Verknüpfung

 mux_out <= mux_a when sel='0' else mux_b;

>Es können ja nicht einfach so 2 Prozesse
>den selben Multiplexer Ausgang schreiben.

Müssen uch gar nciht. Ein MUX für Daten ist unkritisch, ein MUX für 
Takte muss WOHL überlegt sein.

MFG
Falk

[FPGA Spezialist (Gast)]

Wenn die Takte kein KGV haben, was dann ja der optimale MUX-Takt wäre, 
muss oversampled werden. Dazu beide Takte mit mindestens dem 4fachen des 
Taktes einsnychronisieren und den MUX-Takt ebenfalls einsynronisieren. 
Der muss mindestens beim Doppelten des schnelleten Taktes liegen. Für 
die umgekehrte Datenroichtung (wenn benötigt) die gemuxten Daten am 
Ausgang auf den Takt resynchronsieren, auf den gemuxt wird.

Kostet jeweils 3 Takte des samplenden Signales und max 2 Takte des 
gesampelten Taktes.