Xilinx ISE Linux

[Florian D. (code-wiz)]

Hallo allerseits,

ich habe ein wenig mit der Xilinx ISE herumgespielt (im Wesentlichen 
alles, was im Tutorial steht), aber an einem Punkt scheint es nicht so 
zu funktionieren, wie es gedacht ist:

Ich habe ein Test-Bench-File angelegt und 'Check Syntax' zeigt mir einen 
grünen Haken.

Klicke ich nun auf 'Simulate Behavioral Model' bzw. 'Rerun All', kommen 
in der Console folgende Meldungen:

Running Fuse ...
Parsing "stopwatch_tb_beh.prj": 1.02
Building stopwatch_tb_isim_beh.exe

Weiter passiert nichts. Die angegebene Datei existiert und ist 
ausführbar. Wenn ich das Tutorial hier richtig verstehe, müsste 
eigentlich ein Simulationsfenster aufgehen. Auch mit 'Open Without 
Updating' passiert nichts.

In den Properties steht bzw. sind angehakt:
Incremental Compilation
Compile for HDL Debugging
Run for Specified Time
Simulation Run Time 2000 ns

In den Projekteinstellungen ist als Simulator 'ISE Simulator 
(VHDL/Verilog)' gewählt.

Bevor ich jetzt ein Ticket bei Xilinx eröffne, frage ich doch lieber 
hier nach, wo das mögliche Problem liegen kann.

Zur Info:
Ich benutze als Gentoo als Distribution --- vielleicht fehlt ja 
irgendeine Abhängigkeit.

Nachtrag:
Beenden lässt sich die ISE auch nicht sauber.

[Florian D. (code-wiz)]

Nachtrag:

Eine potentielle Lösung wird hier beschrieben, allerdings halte ich 
diese für sehr unschön:

http://groups.google.com/group/comp.arch.fpga/browse_thread/thread/51cd0d1854e16e79/e68a4547a35bf89a

[Florian D. (code-wiz)]

Und hier wohl die Lösung aus dem Usenet:

The ISE 9.1iSP3 GUI application `ise' appears to be incompatible with
glibc-2.5. But when running it chrooted in a glibc-2.4 environment, it
works perfectly (I used a Gentoo 2006.1 stage3 for these experiments,
which contains a glibc-2.4 based system, instead of the glibc-2.5 used
by current Gentoo systems).

I hope that someone else profits from a week of experimentation ;-)

Andreas Koch