Also ich hab da meine Probleme beim Routen meiner Platine... bevor ich was falsch mach: 2 Layer - der untere wird mit Ground gefüllt. Ein paar stellen werden ausgespart falls ich VIAs benötige Wie mach ich die Spannungsversorgung? soll es ein geschlossener Kreis sein oder möglichst sternförmig? sollen um hochfrequente Leitungen (SPI) immer Ground geführt werden? (ich versuch die leitungen kurz zu halten baer das ist so ne sache...) zu den VIAs... ist es schlimm welche unter einem IC zu haben? danke gruß patrick
@ Patrick Ka (kaplan) >2 Layer - der untere wird mit Ground gefüllt. Ein paar stellen werden >ausgespart falls ich VIAs benötige ??? Bei zweilagigen Platinen kann/will man sich meistens nicht den Luxus leisten, einen gesamte Ebene nur für GND zu verwenden. GND und VCC wird "nur" als relativ dicke Leitung geführt (24 mil oder mehr). Wenn dann am Ende noch ein Polygon über die gesammte Fläche gelegt wird, kann GND stellenweise ncoh verbreitert werden (durch das Polygon). >Wie mach ich die Spannungsversorgung? soll es ein geschlossener Kreis >sein oder möglichst sternförmig? Eher stern- oder busförmig. >sollen um hochfrequente Leitungen (SPI) immer Ground geführt werden? Muss nicht, kann aber. Und Ground neben einer kritischen Leitung ist allein kein Heilmittel. Dort braucht man ggf. einen impedanzrichigen Aufbau. Doch das soll im Moment nicht dein Problem sein. Leg mal los und zeig uns dann das Layout (als PNG). >zu den VIAs... ist es schlimm welche unter einem IC zu haben? Unter den meisten ICs ist das OK. Allerdings nicht bei Gehäusen, die unten eine Metallfläche haben (QFN etc.) MfG Falk
-> Vias dürfen unter IC's sein
-> die Massefläche dient der Abschirmung
-> Ob du die Versorgung sternförmig machst hängt von der Anwendung ab.
Kreisförmig ist nicht so gut. Kann unter umständen einen Lufttrafo
ergeben.
Zur vorgehensweise beim Routen:
-> zuerst alle Signale und Versorgungsleitungen verrouten und dann die
Restliche Fläche mit Masse ausfüllen. (nicht vergessen die
Mindestabstände richtig einstellen)
Das Ausfüllen sollte auf Ober- und Unterseite erfolgen und die Flächen
mit Vias miteinander verbunden werden. Wobei: nicht nur 1 Via für die
ganze Fläche sondern mehrere.
Wie du dein Layout erstellst hängt neben den von dir geschriebenen Faktoren auch wesentlich davon ab, wie/wo die Platine schlussendlich hergestellt wird. Soll es in der Bastelstube gemacht werden, dann ist es wohl sinnvoll, möglichst wenige Vias zu haben und die vorhandenen sicher nicht unter ICs (Kommt drauf an, wie du die Vias durchkontaktierst). Ausserdem solltest du darauf achten, dass du Stiftleisten und solches Zeugs nachher auch löten kannst. Wenn die Platine nicht durchkontaktiert ist und deine Leiterbahnen unter den Pins liegen, dann ist das nicht so toll. Aber zum eigentlichen Layout: Ich gehe normalerweise so vor, dass ich erstmal die Stromversorgung bastle. Besonders GND. Das sollte halt möglichst kurz sein, daher eher sternförmig (Man möge mich korrigieren, falls ich Mist erzähle). Für Vcc nochmal das gleiche Spielchen. Danach sortiere ich die Leiterbahnen nach Priorität der Signalen. Die Leitung zu einer Status-LED kann schonmal um die ganze Platine gehen, das stört wohl niemanden, aber die Clock-Leitung für's SPI sollte schon nicht übermässig lang sein. Am Schlüss fülle ich jeweils beide Layer noch mit einem GND-Polygon aus. GND verbinde ich trotzdem durch Leiterbahnen, damit sicher alles verbunden ist. Sonst baut man da schonmal eine unnötig lange Versorgungsleitung ein...
So ich hab mal mein Layout fertiggestellt. Für Rückmeldungen bin ich dankbar Patrick
Patrick Ka wrote: > So ich hab mal mein Layout fertiggestellt. Für Rückmeldungen bin ich > dankbar > > Patrick fertig ist das noch nicht, da fehlen noch einige Verbindungen! nitraM
Wie fertigst du die Platine? Selbst oder extern? Werden Pads durchkontaktiert? Falls nicht, wirst du beim Löten von dem Ding einige Probleme bekommen. Die Stiftleisten (Die wohl nach oben gehen sollen), kannst du fast nicht löten, ausser sie liegen nicht ganz auf der Platine auf. Und auch dann ist es noch unpraktisch. Und instabil. Des Weiteren wären dann noch deine Vias unter den SMD-ICs. Die händisch mit Draht durchzukontaktieren wird fast aussichtslos, da du dann das IC nicht mehr ganz auf die Platine runterkriegst. Deine Reset-Leitung ist übrigens eine prima Antenne. Es wäre besser, du würdest den Reset-PullUp näher an den Controller bringen, sonst dürftest du mit seltsamen Resets zu kämpfen haben... Spricht etwas dagegen, auf dem Top-Layer ebenfalls eine Massefläche zu machen? Sonst ist mir auf die Schnelle (abgesehen von den zwei noch fehlenden Verbindungen) grade nix gravierendes aufgefallen.
@ Patrick Ka (kaplan) >So ich hab mal mein Layout fertiggestellt. Für Rückmeldungen bin ich >dankbar Hmm. Wozu sind SS_OUT und SS_IN gut? Sieht nach parallel verbundenen Steckern aus. Ist das sinnvoll? Ich würde empfehlen, dort 10pol Wannenstecker zu nehmen, die sind verpolungssicher und bieten auch mechanisch eine bessere Verbindung. Mit den passenden Flachbandsteckern kannst du wunderbar und einfach ein Buskabel crimpen. Deine VCC Leitung ist an einigen Stellen zu dick (Durchführung durch die Pins an IC1). Ich persönlich bevorzuge achteckige Vias, die sind vor allem besser in Bezg auf dichte Leitungsführung. Der Rest sieht soweit ganz brauchbar aus, wenn gleich das Ganze an der technologischen Grenze liegt, du hast alles mit 8mil Breite/Abstand layoutet. So eine Platine selber zu ätzen ist schon grenzwertig. MFG Falk
Hallu zusammen, also die platine wird gefertigt. selber mach ich nur die bestueckung. mittlerweile hab ich oben und unten Masse flaeche. mit SS in und SS out durchschleif ich das kabel vom master und waehl mit einem jumper ein SS signal aus. denn ich hab mehrere solche SLAVE Boards. aber der stecker passt mir wirklich nicht. den werd ich jetzt erstmal zu einem einreihigen ändern. >Deine VCC Leitung ist an einigen Stellen zu dick (Durchführung durch die >Pins an IC1). ja das stimmt. das werd ich auch ändern. >Ich persönlich bevorzuge achteckige Vias, die sind vor allem besser in >Bezg auf dichte Leitungsführung. ist glaub ich generell eine geschmackssache. aber ich schau mal ob ich noch zeit investiere. >So eine Platine selber zu ätzen ist schon grenzwertig. Wird bei olimex.com gefertigt. >Werden Pads durchkontaktiert? also die pads der PINHEADs auf jeden fall. für die ICs in TSSOP natuerlich nicht. ich stell heute mittag die verbesserte version rein...
so hier das board... ich denke so werd ichs lassen. GND polygon oben und unten. andere stecker fuer die ss leitungen verwendet und noch einige bezeichnungen hinzugefügt. der Reset widerstand liegt nun auch näher am IC... ich hoffe das passt so :)
@ Patrick Ka (kaplan)
>ich hoffe das passt so :)
Ganz brauchbar. Allerdings würde ich das Ganze dahingehend symetrieren,
dass ich die Leiterbreite von 16 auf 12 mil reduzieren würde. Das
schafft mehr Platz zwischen den Leiterzügen und ist damit besser und
sicherer herstellbar. Denn es ist Unsinn mit sehr breiten Leiterzügen zu
arbeiten (16mil) und die dann mit minimalem Abstand (8mil) zu verlegen.
Ausserdem würde ich noch oberhalb von IC2 bissel Luft schaffen wollen,
die Leitungen liegen ein wenig arg dicht. Und willst du wirklich einen
74_F_676 verwenden? Der ist SAUSCHNELL und macht mal fix Probleme!
MFG
Falk
>Und willst du wirklich einen 74_F_676 verwenden? Der ist SAUSCHNELL und >macht
mal fix Probleme!
ganz ehrlich: ist der einzige 16 Bit parallel in sreial out den ich
gefunden hab. er soll nur einmal am anfang einen 16 bit wert einlesen.
den wert stell ich mit jumpern ein.
für alternativen bin ich offen. aber ich hab eben keine pins mehr
übrig... und ich brauch einen 16 bit wert (2x8 bit) den ich einlesen
kann.
da war auch noch ein fehler. RN1 und 2 sollten als pull ups dienen.
jetzt passts das.
@ Patrick Ka (kaplan) >>Und willst du wirklich einen 74_F_676 verwenden? Der ist SAUSCHNELL und >macht mal fix Probleme! >ganz ehrlich: ist der einzige 16 Bit parallel in sreial out den ich >gefunden hab. er soll nur einmal am anfang einen 16 bit wert einlesen. >den wert stell ich mit jumpern ein. Nun, erstmal sollte man prüfen ob du wirklich 16 Jumper brauchst. Sollte man solche Einstellungen nicht lieber in die Software legen (FLASH oder EEPROM)? Wenn du WIRKLICH 16 Bit von Jumpern mit minimalem Pinaufwand lesen willst, kann man auch 2x 74HC165 nutzen. Die sind leicher verfügbar und "harmloser" bezüglich oberer Grenzfreqenz. Allerdings kannst du auch die jetzige Lösung verwenden, für nur einmal einlesen geht das. MFG Falk
@ Patrick Ka (kaplan) >ich benutz jetzt 2 mal 8bit: HCF4014BE. >Den hab ich grad da... Sehr gute Idee, vor allen brauchst du so WESENTLICH weniger Strom . . . ;-) MfG Falk
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.