www.mikrocontroller.net

Forum: FPGA, VHDL & Co. LVDS - PULLUP / PULLDOWN


Autor: Jan (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Moin

wie kann ich in meinem ucf LVDS Signale mit einem Pullup bzw Pulldown 
beschalten.

Es ist ein Xilinx ISE Projekt.

Danke

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Jan (Gast)

>wie kann ich in meinem ucf LVDS Signale mit einem Pullup bzw Pulldown
>beschalten.

Bei LVDS gibt es eigentlich keine Pull-ups.

MfG
Falk

Autor: Jan (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
och mist.

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Jan (Gast)

>och mist.

Warum glaubst du für LVDS Pull-Ups zu brauchen?

MFG
Falk

Autor: Artur Funk (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
LVDS Leitungen musst du abschließen, intern geht es nicht. Man braucht 
auf jeden Fall externe Widerstände von 50 Ohm. Pullup/down gibt es da 
nicht, wie Falk schon gesagt hat. Das ist der Sinn der LVDS Leitung, 
dass beide auf sonst welchem Niveau hängen können, Hauptsache am Ende 
kommt die notwendige Differenz um das Signal als Low oder High zu 
erkennen.

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Artur Funk (Gast)

>LVDS Leitungen musst du abschließen, intern geht es nicht. Man braucht

Kommt auf das FPGA an. Spartan 3 hat doch DCI, da kannman intern 
terminieren.

>auf jeden Fall externe Widerstände von 50 Ohm. Pullup/down gibt es da

Eher 100 Ohm.

MFG
Falk

Autor: Artur Funk (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@  Falk:
Ok wenn man Ein- und Ausgänge abschließen möchte, dann sicherlich 100 
Ohm, aber reicht es nicht, wenn man z.B. auf der PCB Trace nur Eingang 
abschließt, dass man es mit 50 Ohm macht? Sorry, hab da nicht so die 
100%ge Gewissheit.

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Artur Funk (Gast)

>Ok wenn man Ein- und Ausgänge abschließen möchte, dann sicherlich 100
>Ohm, aber reicht es nicht, wenn man z.B. auf der PCB Trace nur Eingang
>abschließt, dass man es mit 50 Ohm macht? Sorry, hab da nicht so die

Bei LVDS werden nur die Eingänge mit 100 Ohm differentiell terminiert. 
Eine Ausnahme ist BLVDS (BUS-LVDS), das ist aber selten und FPGAs können 
das AFAIK nicht (ohne weiteres).

MFG
Falk

Autor: Artur Funk (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Alles klar! Anscheinend hatte ich die falschen Infos im Kopf. Danke dir 
Falk, gut zu wissen :)

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.