LVDS - PULLUP / PULLDOWN

[Jan (Gast)]

Moin

wie kann ich in meinem ucf LVDS Signale mit einem Pullup bzw Pulldown 
beschalten.

Es ist ein Xilinx ISE Projekt.

Danke

[Falk B. (falk)]

@ Jan (Gast)

>wie kann ich in meinem ucf LVDS Signale mit einem Pullup bzw Pulldown
>beschalten.

Bei LVDS gibt es eigentlich keine Pull-ups.

MfG
Falk

[Jan (Gast)]

och mist.

[Falk B. (falk)]

@ Jan (Gast)

>och mist.

Warum glaubst du für LVDS Pull-Ups zu brauchen?

MFG
Falk

[Artur Funk (Gast)]

LVDS Leitungen musst du abschließen, intern geht es nicht. Man braucht 
auf jeden Fall externe Widerstände von 50 Ohm. Pullup/down gibt es da 
nicht, wie Falk schon gesagt hat. Das ist der Sinn der LVDS Leitung, 
dass beide auf sonst welchem Niveau hängen können, Hauptsache am Ende 
kommt die notwendige Differenz um das Signal als Low oder High zu 
erkennen.

[Falk B. (falk)]

@ Artur Funk (Gast)

>LVDS Leitungen musst du abschließen, intern geht es nicht. Man braucht

Kommt auf das FPGA an. Spartan 3 hat doch DCI, da kannman intern 
terminieren.

>auf jeden Fall externe Widerstände von 50 Ohm. Pullup/down gibt es da

Eher 100 Ohm.

MFG
Falk

[Artur Funk (Gast)]

@  Falk:
Ok wenn man Ein- und Ausgänge abschließen möchte, dann sicherlich 100 
Ohm, aber reicht es nicht, wenn man z.B. auf der PCB Trace nur Eingang 
abschließt, dass man es mit 50 Ohm macht? Sorry, hab da nicht so die 
100%ge Gewissheit.

[Falk B. (falk)]

@ Artur Funk (Gast)

>Ok wenn man Ein- und Ausgänge abschließen möchte, dann sicherlich 100
>Ohm, aber reicht es nicht, wenn man z.B. auf der PCB Trace nur Eingang
>abschließt, dass man es mit 50 Ohm macht? Sorry, hab da nicht so die

Bei LVDS werden nur die Eingänge mit 100 Ohm differentiell terminiert. 
Eine Ausnahme ist BLVDS (BUS-LVDS), das ist aber selten und FPGAs können 
das AFAIK nicht (ohne weiteres).

MFG
Falk

[Artur Funk (Gast)]

Alles klar! Anscheinend hatte ich die falschen Infos im Kopf. Danke dir 
Falk, gut zu wissen :)