Hallo! Kann man eigentlich in einer Simulation in ISE in der Testbench irgendwie eine Datei anhängen in der Simulationsdaten enthalten sind anstatt alles immer wieder mit dem Editor eingeben zu müssen? Gruß Manuel
Ja, VHDL kennt den file-Operator. Damit kannst du Textdateien öffnen und in Signale einlesen. z.B.: http://www.csee.umbc.edu/help/VHDL/samples/file_io.vhdl
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.