Forum: FPGA, VHDL & Co. Wie erzeugt man mit ise aus schematic eine Netzliste?


Wie erzeugt man mit ise aus schematic eine Netzliste?
von Otto Richter (Gast)

Lesenswert?
• ▲
▼ 
Hallo da draußen,

ist mein erstes FPGA-Projekt. Das Schematic habe ich fertig (nur 
top-level-design). Ich habe jetzt folgende files: *.sch, *.ucf *.vhd. 
Wie bekomme ich jezt ein *edn-file (Netzliste) zustande ?

Das Projekt-Fenster sagt "no flow available.

Danke !

Otto

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Re: Wie erzeugt man mit ise aus schematic eine Netzliste?
von Jürgen Schuhmacher (Gast)

Lesenswert?
• ▲
▼ 
Du must auf das SCH klicken und die einzelnen Schritte XST, PAR etc per 
Klick anwerfen. Xilinx übersetzt das SCH, das ja einen reine 
Verdingungsliste ist, in ein *.vhj, welches die Verindungen als Signale 
sowie die Instanzen und Komponenten enthält, die im SCH eingetragen 
worden sind. Voraussetzung: Das SCH ist ok.! Sonst gibt es nix!

Dieses *.vhj kann man ausserhalb der Entwicklungsumgebung von Xilinx 
auch in vhd um benennen und zusammen mit anderen weiternutzen.

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.