www.mikrocontroller.net

Forum: FPGA, VHDL & Co. gemeinsamer BRAM-Zugriff mittels OCM (PPC) und eigener Logi


Autor: Stefan Behrendt (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich versuche mich gerade an einem kleinen Koprozessor für den PowerPC im 
Xilinx XC4VFX12.
Nun kann man vom PowerPC aus auf den BlockRam mittels OCM-Bus zugreifen.
Diesen möchte ich quasi zum Datenaustausch zwischen dem PPC und meiner 
eigener, in VHDL geschriebenen, Hardware nutzen.
Diese wird übrigens mittels FSL angebunden.

Nun ist mir nicht klar und ich finde auch keine passende Literatur, wie 
man im VHDL-Code den BlockRam instanziiert, der vom PPC genutzt wird.

Hat jemand hilfreiche Tipps oder einige Links auf passende Textstellen?

Gruß,
Stefan

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.