Hallo, hat schon mal jemand einen DDS in einem CPLD realisiert, oder hat jemand eine Idee wie das funktionieren könnte?
@ Anton (Gast) >hat schon mal jemand einen DDS in einem CPLD realisiert, oder hat jemand Jain. >eine Idee wie das funktionieren könnte? Nun, gaenauso wie DDS in den ASICs von Analog Devices & Co. Die Frage ist halt, ob du ein vollständige DDS mit Sinustabelle machen willst oder ob dir eine DDS mit Rechteckausgang reicht. Dann kannst du einfach des MSB deines Akkumulators nehmen und bist fertig. Ne Sinustabelle im CPLD wird schwierig, das ist eher was für ein FPGA. MfG Falk
Mit externem ROM/RAM sollte das kein Problem sein: ein paralleler Eingang für die Schrittweite, ein Akkumulator, ein Adressausgang und etwas Logik um die Steuersignale für den Speicher zu erzeugen.
Hallo, es sollte schon ein vollständiger DDS mit hinterlegter Sinustabelle werden. Das ganze ist leider eine Preisfrage, ein kleiner FPGA kostet leider ca. 7 Euro. Mit einem Mikrocontroller(ATmega32 16Mhz) komme ich nicht über 1Mhz wenn es noch einigermassen sauber sein muss. VCO's z.B von Anlog Devices sind auch zu teuer. Waran scheitert es bei den CPLD's, der geringe Speicherplatz?
Gut, also der Speicherplatz. Also sollte ich die Sinustabelle im ROM hinterlegen. Mit dem parallelen Eingang die auszugebende Frequenz bestimmen. Und das ganze als PWM oder auf ein R2R-Netzwerk geben?
Je nach Anforderungen an das Analogsignal PWM, R2R oder ein "richtiger" DA-Wandler. Ich würde mal mit R2R anfangen.
dann brauchst du viele ios (steuereingang, rom adr+data, und ein paar zusätzliche ios)...
Dann nehmt doch einfach enen fertigen DDS-IC. Plug & Play und billig. Man muss das Rad nciht immer neu erfinden. MfG Falk
Hallo, ich glaube das wird doch zu aufwendig mit der ganzen Peripherie. @Falk Wie günstig gibt es DDS-IC's? Ich habe nur welche um die 12-15 Euro gefunden.
@ Anton (Gast) >Wie günstig gibt es DDS-IC's? Ich habe nur welche um die 12-15 Euro >gefunden. Keine Ahnung, aber Analog Devices hat ja mittlerweile eine gigantische Palette. Fragt sich nur, wo man die in Einzelstückzahlen bekommt. MfG Falk
Wir hatten hier schon einen Thread zu schnellen Addierern, dem Hauptbestandteil eines DDS Beitrag "CLA-Addierer -> fmax nur 17Mhz" Wenn es keine Spezialanforderungen gibt, ist die Programmierung im CPLD oder FPGA immer der teurere Weg gegenüber fertigen DDS-Chips. Schnelle Addierer brauchen viel Platz, wenn sie so breit wie bei AD9835 u.ä. ( 32 Bit) sind.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.